[VHDL编程] cpu

说明：using vhdl design cpu
<Dung> 在 2025-03-05 上传 | 大小：1kb | 下载：0

[VHDL编程] and2-and-delay

说明：using vhdl design and2 and delay
<Dung> 在 2025-03-05 上传 | 大小：2kb | 下载：0

[VHDL编程] traffic

说明：using vhdl design traffic
<Dung> 在 2025-03-05 上传 | 大小：1kb | 下载：0

[VHDL编程] raster

说明：这是一个计算机生成图形图像的过程中，最重要的光栅化阶段的verilog代码。-This is a computer-generated graphic images of the process, the most important stage of rasterization verilog code.
<俊杰> 在 2025-03-05 上传 | 大小：3kb | 下载：0

[VHDL编程] mul64

说明：Verilog实现的64位乘法器，该乘法器是我所见过的最牛的乘法器、运算快、资源利用少-Verilog implementation of the 64-bit multiplier, the multiplier is the most I have ever seen cattle multiplier, computing faster, less resource utilization
<陈永恒> 在 2025-03-05 上传 | 大小：15kb | 下载：0

[VHDL编程] PCIe_DMA_Freeware

说明：Xilinx PCIe 带 DMA，烧入V5平台验证过的，内有pdf文档详细的教程，windows驱动和应用界面也在里面，全面的一目了然的资料-Xilinx PCIe with DMA, burning into the V5 platform, verified with a pdf document detailed tutorial, windows driver and application interfaces are in
<陈永恒> 在 2025-03-05 上传 | 大小：12.83mb | 下载：0

[VHDL编程] shenyan

说明：一个七段译码，一个异步复位计数器，一个melly机，我自己写的实验报告-a vhdl report,by a uestc student,
<汪令飞> 在 2025-03-05 上传 | 大小：61kb | 下载：0

[VHDL编程] B325_Assignment

说明：Assignment for a project
<AKA> 在 2025-03-05 上传 | 大小：11kb | 下载：0

[VHDL编程] mc8051_cyclone_nios

说明：mc8051 v1.4 oregano VHDL core for the Altera Cyclone Nios evaluation board.
<mapppler> 在 2025-03-05 上传 | 大小：1.91mb | 下载：0

[VHDL编程] 8051_latest.tar

说明：8051 Rev 0.2 OpenCores VHDL core with testbench
<mapppler> 在 2025-03-05 上传 | 大小：6.68mb | 下载：0

[VHDL编程] mutiplyVerilog

说明：常见的乘法器Verilog源代码及仿真结果-Common multiplier Verilog source code and simulation results
<蒋翔> 在 2025-03-05 上传 | 大小：265kb | 下载：0

[VHDL编程] led

说明：基于fpga的流水灯仿真以及代码。 包含了整个过程。本人刚刚做过程序在quarter2下仿真成功！ -The water-based light simulation and fpga code. Includes the whole process. I just did the program under emulation in quarter2 success!
<蒋翔> 在 2025-03-05 上传 | 大小：172kb | 下载：0