[VHDL编程] 4Verilog-FIFO

说明：FIFO的简单编程，该FIFO的深度为4，宽度为32，其接口类型见文件中的图标及其注释。-This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH
<孙银龙> 在 2025-03-05 上传 | 大小：2kb | 下载：0

[VHDL编程] TouchScreen

说明：触摸屏实验，触摸到哪，就显示相应的触摸坐标。-The touch screen show touch coordinates
<郭菲菲> 在 2025-03-05 上传 | 大小：19.03mb | 下载：0

[VHDL编程] 16V8-luojimen

说明：With 16 V8R making a gate
<ROBIN> 在 2025-03-05 上传 | 大小：12kb | 下载：0

[VHDL编程] fadder8

说明：基于VHDL语言，编写一个32位全加器文件，可直接编译-Based on VHDL language, write a 32-bit full adder files can be directly compile
<zhang> 在 2025-03-05 上传 | 大小：486kb | 下载：0

[VHDL编程] 1v1dTX

说明：实现1路视频采集，1路反向数据，发射端源码， 采用8b10b编码。-To achieve a video capture, 1 reverse data transmitter source, Using 8b10b code.
<wzx> 在 2025-03-05 上传 | 大小：101kb | 下载：0

[VHDL编程] encode_t

说明：tlk2201发射接收源码，8b10b编解码器，实现千兆速率收发。可用于视频光端机接收发射处理串并变换。-tlk2201 transmitting and receiving source, 8b10b codec to achieve gigabit rate transceiver. Optical receiver can be used to transmit video processing strings and trans
<wzx> 在 2025-03-05 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-dds

说明：用Verilog实现的DDS，直接频率合成器，相位可调。-Verilog DDS generator
<fu> 在 2025-03-05 上传 | 大小：1.13mb | 下载：0

[VHDL编程] m4k-example

说明：FPGA中M4K的使用例子，比如rom ram-the example to useing M4K in FPGA
<fu> 在 2025-03-05 上传 | 大小：1.63mb | 下载：0

[VHDL编程] Verilog-uart

说明：Verilog状态机实现的串口串口收发模块 -Verilog state machine for uart
<fu> 在 2025-03-05 上传 | 大小：1.15mb | 下载：0

[VHDL编程] Verilog-Niosii-TLC1549

说明：niosii的一个完整的工程 Q2 软件是9.1版本，里面做了一个TLC1549的AD转换串转并的模块-niosii project with a TLC1549 module
<fu> 在 2025-03-05 上传 | 大小：10.45mb | 下载：0

[VHDL编程] des_encoder

说明：基于FPGA用verilogHDL设计的des加密模块，供FPGA学习者参考学习，本人设计-a code for des encoder by verilogHDL based on FPGA
<Gevy> 在 2025-03-05 上传 | 大小：4kb | 下载：0

[VHDL编程] lcd_lib

说明：KS107 cotrller graphic LCD...work with all model that have ks107 cotroller-KS107 cotrller graphic LCD...work with all model that have ks107 cotroller...
<agent47> 在 2025-03-05 上传 | 大小：4kb | 下载：0