资源列表

« 1 2 ... .32 .33 .34 .35 .36 2537.38 .39 .40 .41 .42 ... 4311 »

[VHDL编程SecondDelay

说明:verilog源代码。 秒倒计时Verilog设计(倒计时秒数可设置),可根据系统时钟更改参数。 -verilog source code,to implement the second counter, with the second number as a parameter.
<李海华> 在 2025-03-06 上传 | 大小:2kb | 下载:0

[VHDL编程machine-design-

说明:状态机实现序列检测器的设计,了解一般状态机的设计与应用-State machine to implement sequence detector design, understand the general state machine design and application
<李月兰> 在 2025-03-06 上传 | 大小:72kb | 下载:0

[VHDL编程mod3

说明:verilog源代码,实现两种方法的模3运算。-verilog source code,to implement the calculation of mod-3 by two means.
<李海华> 在 2025-03-06 上传 | 大小:1kb | 下载:0

[VHDL编程rom_verilog

说明:verilog 源代码,非常简单的一种ROM的可综合的写法,适合新手学习之用。-verilog source code,simply implementation of ROM with synthesisable coding-sytle, special for the beginners.
<李海华> 在 2025-03-06 上传 | 大小:1kb | 下载:0

[VHDL编程sram_verilog

说明:verilog 源代码,非常简单的一种SRAM的可综合的写法,适合新手学习之用。-verilog source code,simply implementation of SRAM with synthesisable coding-sytle, special for the beginners.
<李海华> 在 2025-03-06 上传 | 大小:1kb | 下载:0

[VHDL编程vmm_exam

说明:vmm 验证方法学的学习实例(源代码),分步骤剖析整个验证设计过程-vmm verification methodology of learning examples (source code), the design process step by step analysis of the entire verification
<林不野> 在 2025-03-06 上传 | 大小:55kb | 下载:0

[VHDL编程m_serial

说明:x^8+x^4+x^3+x^2+1, 这个本原表达式,m序列,国赛中的一个题,用verilog编写,里面有详细讲解,经过我认真验证。-x^8+x^4+x^3+x^2+1 m serial
<王一凡> 在 2025-03-06 上传 | 大小:30kb | 下载:0

[VHDL编程touchscreen

说明:鼠标点击触摸屏可在lcd相应位置上出现一个点-Mouse click the touch screen lcd corresponding position in the emergence of a point
<陈健强> 在 2025-03-06 上传 | 大小:83kb | 下载:0

[VHDL编程Nixie-tube

说明:这是一个verilog HDL语言代码,主要利用状态机控制数码管,从0到9循环显示。-This is a verilog HDL language code, the main use state machine control digital tube, from 0 to 9 cyclic display.
<王郑帼> 在 2025-03-06 上传 | 大小:286kb | 下载:0

[VHDL编程kcpsm3

说明:Picoblaze core toplevel
<Jey> 在 2025-03-06 上传 | 大小:8kb | 下载:0

[VHDL编程LCM

说明:LCM verilog显示字符,verilog语言编写,-LCM verilog
<CHH> 在 2025-03-06 上传 | 大小:538kb | 下载:0

[VHDL编程vhdl

说明:基于FPGA的实现一个电子时钟的VHDL语言-digital clock design with VHDL
<yanwenxu> 在 2025-03-06 上传 | 大小:3kb | 下载:0
« 1 2 ... .32 .33 .34 .35 .36 2537.38 .39 .40 .41 .42 ... 4311 »

源码中国 www.ymcn.org