资源列表

« 1 2 ... .83 .84 .85 .86 .87 2388.89 .90 .91 .92 .93 ... 4311 »

[VHDL编程RS232_Receive

说明:verilog RS232 串口接收建模-verilog RS232 usart
<吴博> 在 2025-03-14 上传 | 大小:348kb | 下载:0

[VHDL编程segments_display_ep2c20f484c7n

说明:实现4位数码管秒表显示,有使能,复位的功能,并在altera fpga ep2c20f484c7n上实现,文档里含有,原理图,引脚分配图,代码,及相应的说明,适合入门的朋友。-Achieve four digital stopwatch display, there is enabled, reset functions, and altera fpga ep2c20f484c7n to achieve, the document co
<阳光> 在 2025-03-14 上传 | 大小:96kb | 下载:0

[VHDL编程showhand

说明:一个基于FPGA的人机对战梭哈游戏,包括键盘操作,屏幕显示。开发环境是quartus ii 8.0。由于工程文件过大,只含有源码,管脚绑定文件,已经综合电路-A FPGA-based man-machine battle Stud games, including keyboard, display screen. Development environment is quartus ii 8.0.
<czw> 在 2025-03-14 上传 | 大小:255kb | 下载:0

[VHDL编程liftbd53

说明:小波提升算法5_3 verilog 源码-Wavelet lifting algorithm 5_3 verilog source
<qwbaoba> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程count

说明:00:00到59:59计时器,用verilog实现-time counter up to 1hr
<jbma> 在 2025-03-14 上传 | 大小:110kb | 下载:0

[VHDL编程12bitRSAencoderadecoder

说明:我编写的一个12位rsa编码模块和解码模块,使用verilog模块-I wrote a 12-bit rsa encoding module and decoding module, use the verilog module
<Gevy> 在 2025-03-14 上传 | 大小:2kb | 下载:0

[VHDL编程ALU

说明:ALU CPU内部运算器 这个是ALU内部个模块的VHDL程序和原理图-ALU THE ONE PART OF CPU .ZHIS PART INCLUDE VHDL
<王文武> 在 2025-03-14 上传 | 大小:753kb | 下载:0

[VHDL编程cf_fft_latest.tar

说明:This a code for FFT in VHDL, Verilog & C Source: OpenCores.org-This is a code for FFT in VHDL, Verilog & C Source: OpenCores.org
<Kiran> 在 2025-03-14 上传 | 大小:2.98mb | 下载:0

[VHDL编程CPLDaVerilog

说明:详细讲解Verilog开发CPLD的过程,适合初学者-Explain in detail the process of Verilog CPLD development suitable for beginners
<jorley> 在 2025-03-14 上传 | 大小:31.11mb | 下载:0

[VHDL编程example-of-the-use-fpga-in-fft_core

说明:本程序实现了在FPGA中使用FFT—IPcore做频谱分析功能。-Realized by the use of the FPGA FFT-IPcore do spectrum analysis.
<lee> 在 2025-03-14 上传 | 大小:23.36mb | 下载:0

[VHDL编程top

说明:动态可重构的顶层设计,给出了所有的静态逻辑和端口设计啊-top design for PR
<许飞> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程top_PR

说明:用户将使用具有局部重配置能力的ISE 12.1,进行综合HDL模块并完成设计。之后,使用PlanAhead12.1来布局规划设计,并内部调用执行和分析工具,包括:调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束;用Timing Analyzer进行时序分析。最后,用户可以用XUPV5开发板来进行硬件验证,并用iMPACT软件来下载全局和局部比特流。-Top-level design dynami
<许飞> 在 2025-03-14 上传 | 大小:2kb | 下载:0
« 1 2 ... .83 .84 .85 .86 .87 2388.89 .90 .91 .92 .93 ... 4311 »

源码中国 www.ymcn.org