资源列表

« 1 2 ... .79 .80 .81 .82 .83 2384.85 .86 .87 .88 .89 ... 4311 »

[VHDL编程labobot_vhd

说明:descripcion de una memoria ram usando verilog
<jhonyy> 在 2025-03-14 上传 | 大小:5kb | 下载:0

[VHDL编程VHDL

说明:ENTITY FREQ_T IS PORT(CLK:IN STD_LOGIC FREQ_EN:OUT STD_LOGIC CNT_CLR:OUT STD_LOGIC Load:OUT STD_LOGIC) END FREQ_T
<zhaoyinzhi> 在 2025-03-14 上传 | 大小:4kb | 下载:0

[VHDL编程yiweijicunqi

说明:移位寄存器实现串并转换,8位移位寄存器,具有一步复位,同步置数,同步清零-Serial shift register implementation and conversion, 8-bit shift register, with a further reduction, the number of synchronous set, synchronous clear
<肖亚> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程HH_Hilbert_Huang_SELECT

说明:HILBERT HUANG TRANSFORM
<MESTRE> 在 2025-03-14 上传 | 大小:3.92mb | 下载:0

[VHDL编程An-Introduction-to-FPGA-Design

说明:An introduction to FPGA design
<Sandeep> 在 2025-03-14 上传 | 大小:671kb | 下载:0

[VHDL编程VHDL_Beginners_Bk

说明:Ebook: Vhdl for beginers
<Sandeep> 在 2025-03-14 上传 | 大小:5.95mb | 下载:0

[VHDL编程sine_package

说明:Sine wave generation Package
<Palanivelraj> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程addr4

说明:可以实现四位全加器,使用四个全加器串联的方式,不是快速进位位的方式-Can achieve four full adder, full adder using four series were not as fast carry bit of the way
<刘芳> 在 2025-03-14 上传 | 大小:3kb | 下载:0

[VHDL编程Electronic-clock

说明:用VHDL语言实现一个24进制的电子时钟,其中设置一些按键改变数值等-VHDL language with a 24-band electronic clock, which set up some key changes in values, etc.
<苏鸿> 在 2025-03-14 上传 | 大小:2kb | 下载:0

[VHDL编程02_fenpinqi

说明:简单模块分频器的写法,适合FPGA的初学者学习-Simple wording divider module, for beginners to learn the FPGA
<丁剑> 在 2025-03-14 上传 | 大小:303kb | 下载:0

[VHDL编程mult

说明:用verilog HDL语言实现的16位乘法器,以及tesrbench(测试文件)。-Verilog HDL language with 16-bit multiplier, and tesrbench (test file).
<jiyun> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程elevmain

说明:Signal Vs Variable difference code in VHDL
<neeraj> 在 2025-03-14 上传 | 大小:29kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 2384.85 .86 .87 .88 .89 ... 4311 »

源码中国 www.ymcn.org