[VHDL编程] FEC-in-DTV

说明：数字电视信道编码xilinx资源,包括DVB-C，以及其他信道编码模块IP介绍-FEC solution in digital TV application
<YangYG> 在 2025-03-14 上传 | 大小：656kb | 下载：0

[VHDL编程] verilog_-key_board-scan

说明：能够将4×4键盘上的数字0_9显示到LED数码管，按下4×4键盘上的一个数字0_9键时， LED数码管上能够显示对应按键数字-Can be 4 × 4 keypad numbers 0_9 display to LED, press the 4 × 4 on the keyboard when a key figure 0_9, LED digital tube can be displayed on the corresponding
<guoying> 在 2025-03-14 上传 | 大小：5kb | 下载：0

[VHDL编程] ep1c6_29_dds

说明：数字调整频率，结构简单，操作性强，准确性高。-Digital adjustment of the frequency, the structure is simple, feasible, and high accuracy.
<陈冠霖> 在 2025-03-14 上传 | 大小：562kb | 下载：0

[VHDL编程] ep1c6_38_fft_test

说明：数字调整频率，结构简单，操作性强，准确性高。-Digital adjustment of the frequency, the structure is simple, feasible, and high accuracy.
<陈冠霖> 在 2025-03-14 上传 | 大小：504kb | 下载：0

[VHDL编程] ep1c6_37_fir_test

说明：数字调整频率，结构简单，操作性强，准确性高。-Digital adjustment of the frequency, the structure is simple, feasible, and high accuracy.
<陈冠霖> 在 2025-03-14 上传 | 大小：215kb | 下载：0

[VHDL编程] ep1c6_34_ps2_mouse_test

说明：数字调整频率，结构简单，操作性强，准确性高。-Digital adjustment of the frequency, the structure is simple, feasible, and high accuracy.
<陈冠霖> 在 2025-03-14 上传 | 大小：154kb | 下载：0

[VHDL编程] ep1c6_35_ps2_keyboard_test

说明：数字调整频率，结构简单，操作性强，准确性高。-Digital adjustment of the frequency, the structure is simple, feasible, and high accuracy.
<陈冠霖> 在 2025-03-14 上传 | 大小：175kb | 下载：0

[VHDL编程] led_sport

说明：vhdl流水灯程序，spartan-3e 简单应用-vhdl light water program, spartan-3e simple application
<邱献斌> 在 2025-03-14 上传 | 大小：440kb | 下载：0

[VHDL编程] 32_bit_complex_multiplier

说明：一款32位复数乘法器，用verilog写的。-32_bit complex multiplier,written in verilog HDL.
<wilson> 在 2025-03-14 上传 | 大小：8kb | 下载：0

[VHDL编程] UART-LED

说明：本实验实现与电脑的串口通讯，并将接收的数据显示在数码管上。-The experimental realization of the computer' s serial communications, and data displayed on the digital receiver tube.
<高多平> 在 2025-03-14 上传 | 大小：575kb | 下载：0

[VHDL编程] I2C-RW

说明：本实验实现利用I2C接口向AT24C02中写入数据或读取数据的功能。-The experimental realization of the use of the I2C interface to the AT24C02 to write data or read data.
<高多平> 在 2025-03-14 上传 | 大小：598kb | 下载：0

[VHDL编程] vhdl

说明：VHDL语言编写的一个10进制的程序 关于半加器的设计程序-VHDL language preparation a 10 into the program
<刘传茂> 在 2025-03-14 上传 | 大小：4kb | 下载：0