[VHDL编程] qiangdaqi

说明：已VHDL语言实现人抢答器，有抢答计时，答题计时，超时报警功能，通过仿真-VHDL language has been one answer device, there is answer in time, answer time, time-out alarm function, the simulation
<louxy> 在 2025-05-01 上传 | 大小：4kb | 下载：0

[VHDL编程] 7a46676f239d

说明：SPI.pdfC Programming Language -C Programming Language
<王竞乡> 在 2025-05-01 上传 | 大小：103kb | 下载：0

[VHDL编程] ED-Aand-Verilog_HDL

说明：EDA和verilog联合使用，是FPGA开发的利器-EDA and the joint use of verilog is FPGA development tool
<田七> 在 2025-05-01 上传 | 大小：17.16mb | 下载：0

[VHDL编程] mid01

说明：中值滤波的VHDL语言，包括所有的工程，工程中包含所有的模块程序-Median filtering VHDL language, including all engineering, engineering program contains all the modules
<jinglili> 在 2025-05-01 上传 | 大小：1.24mb | 下载：0

[VHDL编程] SINADA

说明：DE2开发板配套的AD/DA子板的驱动程序。-DE2 development board supporting the AD/DA daughter board drivers.
<jinglili> 在 2025-05-01 上传 | 大小：1.46mb | 下载：0

[VHDL编程] New-Text-Document

说明：this is souce code for the clock
<bab> 在 2025-05-01 上传 | 大小：5kb | 下载：0

[VHDL编程] SigCylCPU

说明：单周期cpu的设计实现在VHDL中的verilog中实现。 -Design and implementation of single-cycle cpu in VHDL to implement the verilog.
<钟金成> 在 2025-05-01 上传 | 大小：3.77mb | 下载：0

[VHDL编程] MulCylCPU

说明：多周期cpu在VHDL中的verilog实现-More cpu cycles in the verilog implementation in VHDL
<钟金成> 在 2025-05-01 上传 | 大小：5.57mb | 下载：0

[VHDL编程] mf

说明：这个是匹配滤波器实现的经典方法，尤其是对快速扩频捕获很有用。-very good
<water206> 在 2025-05-01 上传 | 大小：150kb | 下载：0

[VHDL编程] bcd_adder_8

说明：一个程序，完成2位8421BCD码加法运算，带有输入进位和输出进位-BCD code implements the addition of two
<Simom> 在 2025-05-01 上传 | 大小：276kb | 下载：0

[VHDL编程] 123

说明：设计一个MCU小系统，实现数据比较的功能，自己设计汇编代码-MCU design a small system, data comparison functions, design their own assembly code
<yingxiong> 在 2025-05-01 上传 | 大小：766kb | 下载：0

[VHDL编程] fenpingqi--ok

说明：奇数15倍分频器设计,已通过仿真，代码无误-Odd division design 15 times
<lyjyy> 在 2025-05-01 上传 | 大小：1kb | 下载：0