[VHDL编程] FIR

说明：比较好用的滤波器,这是我毕设的一部分，非常好用-Relatively easy to use the filters, this is my part of the complete set, very easy to use
<rose> 在 2025-04-30 上传 | 大小：2.1mb | 下载：0

[VHDL编程] Programming-with-Quartz.pdf

说明：quartz programming book
<ilidar> 在 2025-04-30 上传 | 大小：5.19mb | 下载：0

[VHDL编程] control

说明：这个是用quartus2编写的交通灯控制器，它实现了南北两个方向的红灯，黄灯，绿灯显示的时间，是一个很好的设计参考-This is written by quartus2 traffic light controller, which implements the northern and southern red, yellow, green shows the time, is a good design reference
<何轩> 在 2025-04-30 上传 | 大小：397kb | 下载：0

[VHDL编程] ex4_3

说明：这个程序实现了寄存器的功能，比较复杂，但是是我验证通过的-this program can be a register,it is complex,but it can work
<weijuan> 在 2025-04-30 上传 | 大小：108kb | 下载：0

[VHDL编程] dac

说明：Delta sigma DAC for use in FPGA includes Testbench
<srt> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] auto_baud.tar

说明：这是一个自动波特率FPGA实现包括源代码对于自适应串口实现有很大的帮助。-This is an automatic baud rate, including the source code for the FPGA to achieve adaptive serial port is very helpful.
<wangli> 在 2025-04-30 上传 | 大小：82kb | 下载：0

[VHDL编程] verilog

说明：这是一个uart串口实现16550的实现，代码已测试过了。-This is a 16550 uart serial port, the code has been tested before.
<wangli> 在 2025-04-30 上传 | 大小：35kb | 下载：0

[VHDL编程] 0130811548Verilog

说明：this verilog book-this is verilog book
<tan> 在 2025-04-30 上传 | 大小：2.35mb | 下载：0

[VHDL编程] senior-FPGA-design-tech_Xilinx

说明：高级FPGA设计技巧，教你如何综合，如何PR，如何做性能优化，让你一步一步成为FPGA设计高手-Advanced FPGA design skills, teach you how to integrate, how to PR, how to do performance optimization, so you step by step to become a master FPGA Design
<zhou> 在 2025-04-30 上传 | 大小：1.63mb | 下载：0

[VHDL编程] FPGA_timing

说明：FPGA最重要的就是时序收敛，本资料重点介绍的就是FPGA设计时序收敛，从培训班带过来的资料，讲得非常好，强力推荐~-FPGA timing closure is the most important, the information is focused on FPGA design timing closure, brought over from the training data, made it very good, high
<zhou> 在 2025-04-30 上传 | 大小：3.09mb | 下载：0

[VHDL编程] instance_f_meter

说明：用元件例化的方法实现了频率计的设计，采用的是Verilog语言，实现了较准确的频率测量的功能，最高测量频率可以达到50M左右。-Case of the method of components to achieve a frequency meter design, the use of the Verilog language, to achieve a more accurate frequency measurement func
<赵振> 在 2025-04-30 上传 | 大小：762kb | 下载：0

[VHDL编程] stop_watch

说明：stopwatch source it is maded by maxplus2
<daesuk> 在 2025-04-30 上传 | 大小：5kb | 下载：0