[VHDL编程] triangle

说明：To generate triangle waveform
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] Vhdl1

说明：calculating of iD & iQ, with ia & ib in 2 s complement
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] sqrt32

说明：sqrt32.vhdl unsigned integer sqrt 32-bits computing unsigned integer
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：4kb | 下载：0

[VHDL编程] 836335-IEEE-Standard-for-VHDL-Register-Transfer-L

说明：IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：200kb | 下载：0

[VHDL编程] 1342563-IEEE-Standard-for-VHDL-Register-Transfer-

说明：1076.6TM IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：485kb | 下载：0

[VHDL编程] 3813412-Matlab-Simulink-Simulink-Matlab-to-Vhdl.r

说明：Simulink/Matlab-to-VHDL Route for Full-Custom/FPGA Rapid Prototyping of DSP Algorithms
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] rcv

说明：rs232 接受模块 处理 窜信号 分并信号-rs232 verliog receive module
<jay> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] txm

说明：txm 传输模块，处理并信号转成窜行信号 -txm transmission module, process, and channeling the line signal into a signal
<jay> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] rs232top

说明： 链接 rcv 和txm的测试模块 验证 接受 和 传输模块功能-Links rcv and txm test module validation capabilities to receive and transmit modules
<jay> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_module

说明：i2c 模块，包含测试 和接受传输 外加 测试模块-i2c modules, including additional testing and accept the transfer test module
<jay> 在 2025-04-30 上传 | 大小：6kb | 下载：0

[VHDL编程] E1-Program_With_Functions

说明：exercise lab for students
<Anestis Groutsis> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] E3-4-Dynamic-Array-and-Pointers-and-Functions-v1.

说明：exercise lab for students
<Anestis Groutsis> 在 2025-04-30 上传 | 大小：1kb | 下载：0