[VHDL编程] digit-traffic-light

说明：某交通管理部门要求，交通灯要求主干道绿灯至少保持2分钟（其中不包括绿灯闪烁时间），在此前提下，当支路检测到有车或人时，主干道绿灯闪烁3秒，然后黄灯持续亮3秒，红灯再亮，同时支路绿灯亮，红灯灭。当支路连续5秒检测不到车和人时，支路绿灯闪烁3秒，然后黄灯持续亮3秒，红灯再亮，同时主干道绿灯亮，红灯灭，支路绿灯最长持续20秒（不包括绿灯闪烁时间）。若从绿灯闪烁开始禁止支路上行人和车辆通行，则可保证主干道禁止通行的最长时间为26秒。支路可通过仪
<jamesheller> 在 2025-04-30 上传 | 大小：203kb | 下载：0

[VHDL编程] frame_ctrl

说明：控制帧格式，实现组帧的的各个功能，程序比较长-Control fr a me format to achieve the various functions of the fr a me group, the program longer
<朱龙> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-3BCD

说明：3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来，这里采用动态分时总线切换电路对数码管进行扫描，对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and t
<will li> 在 2025-04-30 上传 | 大小：55kb | 下载：0

[VHDL编程] FPGA-convolutions-encoder

说明：卷积码是数字通信中很重要的一种差错控制编码 具有很好的性能,用硬件的形式描述具有速度快，便于修改的优点，通过该种方法设，计的编码器经测试运行可靠正确。-Convolutional codes are very important in digital communication error control coding with a good performance, with the descr iption of the hardw
<will li> 在 2025-04-30 上传 | 大小：4kb | 下载：0

[VHDL编程] VHDL--testbench

说明：VHDL 的testbench 编写风格及技巧，有助利用modelsim做仿真，一看就会！-The testbench VHDL writing style and skills will help make using modelsim simulation, a look will be!
<陈华> 在 2025-04-30 上传 | 大小：222kb | 下载：0

[VHDL编程] rng_lib_latest.tar

说明：counters for testbenches
<varun> 在 2025-04-30 上传 | 大小：183kb | 下载：0

[VHDL编程] cd53_up

说明：dwt with vhdl for jpeg2000
<taoufik> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] johnsonverilog

说明：本verilog代码实现了johnson计数器，也就是控制流水灯的程序，具体为从左到右和从右到左以及停止的流水灯操作-The verilog code of the johnson counter, that is, water lamp control procedures, specifically for the left to right and from right to left and stop the flow lamp
<张扬> 在 2025-04-30 上传 | 大小：311kb | 下载：0

[VHDL编程] modelsim_testverilog

说明：本代码提供了一个简单明了的利用quartus ii 9.0调用altera-modelsim的小程序，读者可以方便的利用代码来熟悉该调用操作，在极短时间内熟悉连个软件的应用。-This code provides a simple call to use quartus ii 9.0 altera-modelsim small program, readers can easily use the code to become fami
<张扬> 在 2025-04-30 上传 | 大小：45kb | 下载：0

[VHDL编程] uartverilog_xilinx

说明：本程序实现了通用异步收发的功能，程序改变自xilinx提供的参考文档，比较完善，读者可以通过程序进一步熟悉通用异步收发的功能。-This procedure implements the UART function, the program changed the reference from the xilinx documentation, more complete, more familiar to readers can be
<张扬> 在 2025-04-30 上传 | 大小：458kb | 下载：0

[VHDL编程] vgaverilog

说明：本程序实现了基于FPGA/CPLD的VGA显示设计，简单易懂，可以输出8种颜色，即3位RGB颜色，共8种组合。连接FPGA的VGA口和液晶等显示器即可观察实验现象。-This procedure implemented based on FPGA/CPLD' s VGA display design, easy to understand, you can output 8 colors, the three RGB colors
<张扬> 在 2025-04-30 上传 | 大小：365kb | 下载：0

[VHDL编程] ps2verilog

说明：本程序实现了基于FPGA的PS2键盘控制器，主机即FPGA读取键盘的键码然后解码输出到上位机（串口调试助手）显示，用户友好，调试方便，-This program implements the PS2 keyboard controller based on FPGA, the FPGA reads the keyboard master key code and then decode the output to the host co
<张扬> 在 2025-04-30 上传 | 大小：304kb | 下载：0