[VHDL编程] ISPLEVER

说明：ispLEVER是LATTICE的CPLD、FPGA继承开发环境，ISPLEVER许可文件--ISPLEVER6.0-7.1的注册机-ispLEVER is LATTICE of CPLD, FPGA development environment succession, ISPLEVER license file- ISPLEVER6 .0-7.1 the Zhuceji
<陈荣> 在 2025-04-23 上传 | 大小：265kb | 下载：2

[VHDL编程] halfband

说明：verilog写的39阶通带为20KHz的半带fir滤波器，经测试正确。-verilog halfband FIR
<lv> 在 2025-04-23 上传 | 大小：1kb | 下载：2

[VHDL编程] CPLD-CRACK-SIEMENS-200PLC

说明：可用来破解分析西门子200 PLC与模块的通讯协议，基于ALTERA CPLD EPM240的设计. 需要配合分析板配套使用。-Analysis can be used to crack the Siemens 200 PLC and the communication protocol modules, based on the ALTERA CPLD EPM240 design. The need to tie in wi
<wuzhen> 在 2025-04-23 上传 | 大小：2kb | 下载：2

[VHDL编程] DW8051_ALL

说明：包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051
<myfingerhurt> 在 2025-04-23 上传 | 大小：1.51mb | 下载：2

[VHDL编程] zhuanpan

说明：增量式光电编码器输出四分频脉冲计数，分别为A，B两路信号-Incremental optical encoder pulse count output frequency of a quarter, namely A, B two-way signal
<方培潘> 在 2025-04-23 上传 | 大小：1kb | 下载：2

[VHDL编程] QPSK

说明：OFDM系统中的QPSK调制，实用verilog编程，用于FPGA设计-for ofdm system
<周美红> 在 2025-04-23 上传 | 大小：1kb | 下载：2

[VHDL编程] xapp460

说明：利用FPGA实现TMDS接口标准，可用于DVI以及HDMI接口的FPGA实现（含文档）-Video Connectivity Using TMDS I/O in Spartan-3A FPGAs
<wicky> 在 2025-04-23 上传 | 大小：1.52mb | 下载：2

[VHDL编程] MT29FxxG08xx

说明：MT的NAND FLASH MT29FxxG08xx系列的Verilog仿真模型，包含详细说明，试验证明，非常准确。-MT of the NAND FLASH MT29FxxG08xx series of Verilog simulation model, contains a detailed descr iption, testing proved very accurate.
<wuyihua> 在 2025-04-23 上传 | 大小：90kb | 下载：2

[VHDL编程] Flash

说明：三星flash编程Verilog程序，单页编程，支持K9K4G08芯片-Samsung' s flash programming Verilog program, single-page programming, support K9K4G08 chip
<不知道> 在 2025-04-23 上传 | 大小：1kb | 下载：2

[VHDL编程] freq_divider

说明：8bit分频器，最高256*2=512 分频，使用emacs编写源文件，iverilog仿真通过-8bit divider, the maximum 256* 2 = 512 min frequency, use emacs to prepare source file, iverilog simulation success
<孙斌> 在 2025-04-23 上传 | 大小：155kb | 下载：2

[VHDL编程] fsk

说明：用Verilog实现FSK调制，调用IP核实现正弦余弦的调制-Verilog implementation using FSK modulation, called IP core to achieve the modulation sine cosine
<Sapphire> 在 2025-04-23 上传 | 大小：1kb | 下载：2

[VHDL编程] DHT22_v1.1

说明：我以前曾发过V1.0版的，这是此版的修正版v1.1,修正了以前版本中的一个错误，即只能读一个数据后就再也读不出温度数据的错误。 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试. -I' ve
<yuantielei> 在 2025-04-23 上传 | 大小：1.04mb | 下载：2