资源列表

« 1 2 ... .89 .90 .91 .92 .93 4294.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程gtx_aurora_zc706_example

说明:Aurora 8B/10B协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议,通过一条或多条串行链路实现两设备间的数据传输。协议Aurora协议可以支持流和帧两种数据传输模式,以及全双工、单工等数据通信方式。(The Aurora 8B / 10B protocol is a tailor-made lightweight link layer protocol developed by Xilinx for high
<独白惠茹> 在 2025-02-02 上传 | 大小:33.16mb | 下载:1

[VHDL编程LaSaNewNB_M88E1111_TCP1000mhz

说明:用FPGA,基于M88E1111芯片实现的TCP/IP协议的千兆网,将协议封装成IP核(With the FPGA, the TCP/IP protocol based on the M88E1111 chip is used to encapsulate the protocol into IP core)
<董教授> 在 2025-02-02 上传 | 大小:18.41mb | 下载:1

[VHDL编程2bit_ecc

说明:基于BCH码的ECC纠错算法,可纠错2位错误码,供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
<一粒尘埃> 在 2025-02-02 上传 | 大小:24kb | 下载:1

[VHDL编程Icarus-master

说明:Icarus bitcoin fpga code for ZTEX
<Samqiu> 在 2025-02-02 上传 | 大小:46.55mb | 下载:1

[VHDL编程图像中值滤波FPGA实现V1.0

说明:实现图像的中值滤波功能,文件里有效果展示(The realization of the median filter function of the image, the file has the effect of display)
<gxgone> 在 2025-02-02 上传 | 大小:28.64mb | 下载:1

[VHDL编程Vivado 2016.4 SRIO License

说明:Vivado 2016.4 SRIO License,已经在Vivado 2016.4 测试通过,可以生产位流。其他版本没有测试,估计也是可以用的(Vivado 2016.4 SRIO License, which has been passed in the Vivado 2016.4 test, can produce a bit stream. The other versions are not tested, and the
<飞翔的雄鹰> 在 2025-02-02 上传 | 大小:3.74mb | 下载:1

[VHDL编程以太网控制器Verilog源码(含有MAC,MII接口)

说明:使用verilog语言完成MAC层代码的编写(Using the Verilog language to write the code of the MAC layer)
<smil_2018> 在 2025-02-02 上传 | 大小:106kb | 下载:1

[VHDL编程altremote_update_cyclone5

说明:altera remote updata cyclone5 平台例程,无nios核版本(altera remote updata cyclone5 platform routine do not use nios)
<梦幻甜甜圈> 在 2025-02-02 上传 | 大小:10.5mb | 下载:1

[VHDL编程fpga-b210-verilog

说明:usrp系统,B210产品的FPGA源码,还是比较有价值的。(The USRP system, the FPGA source of the B210 product, is still more valuable.)
<ljafjaie> 在 2025-02-02 上传 | 大小:31.45mb | 下载:1

[VHDL编程McBSP_8bit_Asyn

说明:基于FPGA的Mcbsp通信源码,经过项目实测检验(Mcbsp communication source code based on FPGA,Through the test of the project.)
<Trigger_Z> 在 2025-02-02 上传 | 大小:1kb | 下载:1

[VHDL编程SSI_Library

说明:SSI library, Logic gates verilog codes
<akoleyte> 在 2025-02-02 上传 | 大小:250kb | 下载:1

[VHDL编程ug871-design-files

说明:XILINX FPGA PCIE测试例程(XILINX FPGA PCIE test routine)
<15951002012> 在 2025-02-02 上传 | 大小:259kb | 下载:1
« 1 2 ... .89 .90 .91 .92 .93 4294.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org