[VHDL编程] AES加密的VHDL源码

说明：用VHDL语言实现的AES加密算法的源代码，已经在硬件上下载运行实现了。
<zhaojing.w@gmail.com> 在 2010-11-24 上传 | 大小：9.88kb | 下载：2

[VHDL编程] vhdl 俄罗斯方块

说明：vhdl 编辑的经典俄罗斯方块
<shu797@126.com> 在 2010-12-05 上传 | 大小：7.16mb | 下载：2

[VHDL编程] UHF+RFID中曼彻斯特及FM0编解码解决方案

说明：曼彻斯特及FM0编解码解决方案
<hzz209> 在 2011-03-04 上传 | 大小：2.25mb | 下载：2

[VHDL编程] h264 Verilog

说明：h264 Verilog,用fpga实现基本档次功能。
<kunchen87@yahoo.com.cn> 在 2011-03-17 上传 | 大小：808.37kb | 下载：2

[VHDL编程] Free ARM-7 Core (Verilog) 可跑 uClinux

说明：一个 Free 的 ARM-7 Core,是使用 Verilog 编成,综合后占用资源小,可以执行 uClinux 等程序或系统,内附详细说明的 PDF 档及源码 Verilog 编程等.
<xyz543> 在 2011-07-14 上传 | 大小：4.23mb | 下载：2

[VHDL编程] CMMB中ldpc编码器的verilog代码

说明：CMMB中ldpc编码器的verilog代码 CMMB中的ldpc编码器采用H矩阵的做法进行 编码，通过对H矩阵的分解进行迭代进行 编码，比较复杂。此代码为发射端的源代码， 已经应用。
<swordmerry> 在 2012-05-12 上传 | 大小：1.62mb | 下载：2

[VHDL编程] ADPLL

说明：verilog ADPLL file with testbench.v
<> 在 2025-04-23 上传 | 大小：25kb | 下载：2

[VHDL编程] sobel

说明：这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在QuartusII或MaxplisII下综合和仿真，并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测，同时还可以实现其它的图像模块化处理算法，例如高斯滤波，平滑等。-this is my own preparation for the 256* 256 size of the image segmentation Edge De
<刘洋> 在 2025-04-23 上传 | 大小：3kb | 下载：2

[VHDL编程] adder4

说明：verilog加法器,附加测试文件 可用modelsim 仿真实现-Verilog Adder, additional test file ModelSim simulation can be used to achieve
<luminous> 在 2025-04-23 上传 | 大小：5kb | 下载：2

[VHDL编程] 1553_enc_dec

说明：1553b的编解码源程序 和仿真程序，fpga来实现的 vhdl语言 -1553B codec source code and simulation procedures, fpga to achieve the VHDL language
<朱宝军> 在 2025-04-23 上传 | 大小：31kb | 下载：2

[VHDL编程] ahbapb

说明：AMBA2.0标准的AHB2APb桥，代码通过验证-AMBA2.0 standard AHB2APb Bridge, through the verification code
<LIANG> 在 2025-04-23 上传 | 大小：4kb | 下载：2

[VHDL编程] ModelSim_License

说明：Altera Modesim破解版的LICENCE. 下载解压后: 1.直接运行mentorkg.exe(生成的license.txt拷贝到D:\altera\80\modelsim_ae\下或者mentorkg.exe拷贝到此目录下运行). 2.设置环境变量lm_license_file="D:\altera\80\modelsim_ae\license.txt" 3.搞定-Altera Modesim cracked
<xingyu> 在 2025-04-23 上传 | 大小：306kb | 下载：2