[VHDL编程] ad9833

说明：AD9833的FPGA驱动程序，一种编写思路，简单易懂，适合初学者。(AD9833's FPGA driver, a programming idea, easy to understand, suitable for beginners.)
<halftop> 在 2024-07-04 上传 | 大小：5985280 | 下载：1

[VHDL编程] sha1_latest.tar

说明：SHA1 消息摘要，一种哈希算法，非常好用(SHA message digest, a hash algorithrim, very useful)
<dailyviola> 在 2024-07-04 上传 | 大小：46080 | 下载：1

[VHDL编程] eetop.cn_cordic_sqrt

说明：cordic 算法知道正弦和余弦值，求反正切，即角度。(The CORDIC algorithm knows sine and cosine values and asks for inverse tangent, that is, angle.)
<躲在岸上的鱼> 在 2024-07-04 上传 | 大小：1024 | 下载：1

[VHDL编程] rdf0244-zc706-pcie-c-2015-4

说明：利用FPGA开发板的PCIE接口实现数据的传输和发送。(Using the PCIE interface of FPGA development board to realize data transmission and transmission.)
<jakob> 在 2024-07-04 上传 | 大小：12800000 | 下载：1

[VHDL编程] tcp_ip_core_w_dhcp_latest.tar

说明：以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)
<翾飞FEI> 在 2024-07-04 上传 | 大小：152576 | 下载：1

[VHDL编程] puvm.tar

说明：UVM实战随书源代码；方便学习使用；包含了ＣＨ０～ＣＨ８的所有源代码；可以直接编译通过；(UVM actual combat with book source code; easy to learn and use; contains all source codes from CH0 to CH8; it can be directly compiled and passed;)
<芯上人> 在 2024-07-04 上传 | 大小：281600 | 下载：1

[VHDL编程] 429recive

说明：实现FPGA接收429板卡发送的信号，并根据数据最后两位点亮相应的LED。(FPGA to achieve the 429 board to receive the signal sent, and according to the data of the last two of the corresponding LED.)
<毛云峰> 在 2024-07-04 上传 | 大小：2137088 | 下载：1

[VHDL编程] Deep-understanding-of-FPGA--design

说明：深入理解Altera FPGA应用设计(Deep understanding of FPGA Altera application design)
<JQfcp> 在 2024-07-04 上传 | 大小：7958528 | 下载：1

[VHDL编程] NEW

说明：Verilog投币式手机充电仪 清华大学数字电子技术基础课程EDA大作业。刚上电数码管全灭，按开始键后，数码管显示全为0。输入一定数额，数码管显示该数额的两倍对应的时间，按确认后开始倒计时。输入数额最多为20。若10秒没有按键，数码管全灭。(Verilog coin operated cell phone charger EDA major homework of digital electronic technology
<jameskk> 在 2024-07-04 上传 | 大小：18432 | 下载：1

[VHDL编程] MVB通信架构和流程图

说明：MVB架构流程图。MVB开发用，大连海天资料(MVB development, Dalian Haitian data)
<湖南秋秋> 在 2024-07-04 上传 | 大小：412672 | 下载：1

[VHDL编程] VERILOG ALL BASIC CODES

说明：Basic verilog codes for combination and sequential designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：9348 | 下载：1

[VHDL编程] 32-bit carry select adder verilog code

说明：32-bit conventional carry select adder verilog code
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：745 | 下载：1