[VHDL编程] FFT_Module

说明：接收机数字部分FFT模块的代码 包括verilog代码、 matlab仿真、 word文档 testbench 实现FFT(The code of the digital part FFT module of the receiver Including Verilog, matlab simulation, testbench Implementation of FFT)
<nokkk > 在 2024-12-23 上传 | 大小：5.72mb | 下载：1

[VHDL编程] Orthogonization_Module

说明：接收机数字部分正交混频模块‘ 包括verilog代码 matlab仿真 word文档 testbench代码(Receiver digital part orthogonal frequency mixing module ' Including Verilog code Matlab simulation Testbench code)
<nokkk > 在 2024-12-23 上传 | 大小：1.71mb | 下载：1

[VHDL编程] CIC_Filter_Module

说明：数字接收机cic抽取模块 抽取倍数可以选择 包括verilog代码 word文档 matlab仿真 testbench代码(CIC decimation module of digital receiver Extraction multiple can be selected Including Verilog code Word document Matlab simulation Testbench code)
<nokkk > 在 2024-12-23 上传 | 大小：2.87mb | 下载：1

[VHDL编程] liushuideng

说明：Cyclone V开发实验板实现FPGA的8位流水灯(Cyclone V development of experimental board to realize 8 bit flow lamp of FPGA)
<wwda > 在 2024-12-23 上传 | 大小：4.18mb | 下载：1

[VHDL编程] ahb_sramc_svtb

说明：ahb总线Verilog代码及sv仿真文件(ahb bus Verilog code and sv simulation code)
<逐末 > 在 2024-12-23 上传 | 大小：81kb | 下载：1

[VHDL编程] FPGA verilog代码

说明：ad转换模块hx711用FPGA的驱动实现(hx711 FPGA aaaaaaaaaaaa)
<棨戟kv > 在 2024-12-23 上传 | 大小：380kb | 下载：1

[VHDL编程] i2s

说明：用Verilog实现的i2s功能，支持24bit的左右声道 接收和发送。左对齐，延迟1拍。(I2S module, Verilog I2S, up to 24-Bit Data Data Valid on Rising Edge of SCLK)
<zlh840 > 在 2024-12-23 上传 | 大小：8kb | 下载：1

[VHDL编程] 运动员反应时间测量

说明：测量运动员反应时间，时间不能小于200ms，否则会发出警报(Measurement of athletes' reaction time)
<mmzlovelx > 在 2024-12-23 上传 | 大小：17.03mb | 下载：1

[VHDL编程] FPGA与SOPC设计教程：DE2实践

说明：DE2开发经典书籍，FPGA与SOPC设计教程：DE2实践。(classical tutorial for DE2 development.)
<六味地黄丸 > 在 2024-12-23 上传 | 大小：28.83mb | 下载：1

[VHDL编程] 《HELLO FPGA》-项目实战篇-V1.1版

说明：各种实例的FPGA实现，对学习FPGA有一定的帮助，希望大家能够采纳。(The FPGA realization of the digital clock has some help for learning FPGA, and I hope you can adopt it.)
<小艾525 > 在 2024-12-23 上传 | 大小：8.1mb | 下载：1

[VHDL编程] AD常用库

说明：altium designer 常用库大全，包含3D库(the most popular lib about altium designer which includes the 3d lib, pcb lib and sch lib)
<超级歪 > 在 2024-12-23 上传 | 大小：30.71mb | 下载：1

[VHDL编程] xyj

说明：实现洗衣机六个状态的转换，计时、报警功能。(The realization of the conversion, timing and alarm function of the six states of the washing machine.)
<观水观澜> 在 2024-12-23 上传 | 大小：2kb | 下载：1