[VHDL编程] cpu_me

说明：采用verilog编写的cpu,modelsim仿真均实现8条指令功能，有虚拟ram和rom(Using verilog prepared cpu, modelsim simulation functions are to achieve eight instructions, there are virtual ram and rom)
<王乐> 在 2024-12-23 上传 | 大小：67kb | 下载：0

[VHDL编程] 1_2

说明：基于cyclone EP1C6Q240C8的流水灯设计样本(a sample design of light water based on cyclone EP1C6Q240C8)
<dark dragon> 在 2024-12-23 上传 | 大小：395kb | 下载：0

[VHDL编程] Uart-Verilog

说明：verilog实现串口通讯，包括verilog代码和testbench代码(verilog serial communication, including the verilog code and testbench Code)
<代工> 在 2024-12-23 上传 | 大小：773kb | 下载：0

[VHDL编程] experiment_4_uart_communication

说明：这是一个uart串口通信的代码，是基于ise运行的verilog语言，可以实现上位机和开发板的通信以及开发板显示数据并返回累加和的功能。( This is a serial code for uart communication is based on running ise verilog language, you can achieve PC and development board communications, and d
<michael lee> 在 2024-12-23 上传 | 大小：2.85mb | 下载：0

[VHDL编程] .rar

说明：encoder section in vhdl language
<manipersopkd> 在 2024-12-23 上传 | 大小：909kb | 下载：0

[VHDL编程] zuizhongdianlu

说明：清华大学数字电子技术课程EDA大作业一 二进制运算器及其数码管扫描显示电路(A Binary Operator and Digital Tube Scanning Display Circuit for EDA Homework of Digital Electronic Technology Course of Tsinghua University)
<jameskk> 在 2024-12-23 上传 | 大小：33kb | 下载：0

[VHDL编程] sram_sp_hse_8kx8

说明：SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8 Chip memory Chip memory)
<1234556 去啊> 在 2024-12-23 上传 | 大小：3kb | 下载：0

[VHDL编程] UC1676C

说明：51单片机测试程序，ＩＣ:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)
<Vicky2008> 在 2024-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] soc_sram_func

说明：利用verilog编写的32位 MIPS指令集CPU，sram接口，已上板验证(The 32 bit MIPS instruction set CPU, SRAM interface written by Verilog has been verified on board.)
<DGP1997> 在 2024-12-23 上传 | 大小：656kb | 下载：0

[VHDL编程] Bayer2RGB

说明：Bayer 转RGB Verilog代码实现。。5*5 窗口。在工程中应用的(Bayer to RGB Verilog code implementation. 5*5 window. Applied in Engineering)
<Andy1123> 在 2024-12-23 上传 | 大小：14.35mb | 下载：0

[VHDL编程] WhiteBalance_10bit

说明：模块功能：通过白平衡消除由光照带来色差（绿雾） 模块输入：亮度增益输出R,G,B三通道像素值（double） 模块输出：白平衡后R,G,B三通道像素值（double）(Module function: to eliminate chromatic aberration (green fog) caused by illumination through white balance. Module input: brightne
<Andy1123> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：Verilog实现的RS232发送和接收程序，有完成的verilog代码，testbench等。(UART send and receive verilog code, including verilog source code, testbench etc.)
<66778899> 在 2024-12-23 上传 | 大小：442kb | 下载：0