[VHDL编程] TSE_RGMII_With_SDC

说明：Altera 官方tse三速以太网IP核RGMII使用例程-Official Altera Triple-Speed ​ ​ Ethernet IP Core RGMII using routines
<王焱> 在 2024-11-07 上传 | 大小：46kb | 下载：1

[VHDL编程] Ethernet_Accel_Design

说明：altera官方以太网例程（基于niosII）-Accelerating Nios II Ethernet Applications User Guide
<王焱> 在 2024-11-07 上传 | 大小：2.53mb | 下载：1

[VHDL编程] fenpin

说明：关于FPGA的分频程序，使用VHDL书写，可用于模块化编程-fractional frequency
<洪世林> 在 2024-11-07 上传 | 大小：243kb | 下载：1

[VHDL编程] yuvbt1120

说明：采集不同分辨率视频，输出相同视频，实现bt1120编码，iic与arm通信-Different resolution video capture and output the same video coding to achieve bt1120, iic communicate with arm
<李阳> 在 2024-11-07 上传 | 大小：59kb | 下载：1

[VHDL编程] CAN_VHD.ZIP

说明：CAN VHDL Controller Area Network en languge VHDL CAN VHDL Opencore
<Mengkoung> 在 2024-11-07 上传 | 大小：50kb | 下载：1

[VHDL编程] da_80m_10m

说明：AD9747测试Verilog测试程序,FPGA为xilinx的SP6-the test program of AD9747，FPGA IS SP6
<张海军> 在 2024-11-07 上传 | 大小：12.18mb | 下载：1

[VHDL编程] ADS1252

说明：内容为运用FPGA驱动ADS1252的工程文件，时钟频率为10M,内部使用了锁相环，可以自行调节采样频率。-FPGA-driven content for use ADS1252 project file, the clock frequency is 10M, internal use of the phase-locked loop, you can adjust their own sampling frequency.
<蒋欧> 在 2024-11-07 上传 | 大小：4.52mb | 下载：1

[VHDL编程] 0-to-F

说明：利用语言实现一位数码管动态显示0到F,很适于初学者学习-The use of language to achieve a digital tube dynamic display 0 to F, it is suitable for beginners to learn
<jiaopenghui> 在 2024-11-07 上传 | 大小：270kb | 下载：1

[VHDL编程] myczt

说明：用Verilog HDL语言对chirp Z变化进行实现，并附带测试文件。-Using Verilog HDL realize changes for chirp Z, and come with a test file.
<郑羽深> 在 2024-11-07 上传 | 大小：3kb | 下载：1

[VHDL编程] bandpass

说明：这是一个17阶的数字带通滤波器，用于实现FPGA输出波形的滤除-This is a 17 order digital band-pass filter, filter are used to implement the FPGA output waveform
<何森> 在 2024-11-07 上传 | 大小：7.29mb | 下载：1

[VHDL编程] calculator

说明：基于FPGA DE2开发板的计算器设计。Verilog语言编写。矩阵键盘输入，LCD1602显示。程序包括按键扫描模块、数值处理计算模块和LCD控制写模块等。-Calculator design based on FPGA DE2 development board. language use Verilog. Matrix keyboard input, LCD1602 display. Program includes key s
<尹仁超> 在 2024-11-07 上传 | 大小：3.01mb | 下载：1

[VHDL编程] SPWMdaima

说明：spwm算法的verilog实现 对照论文表示成功-spwm algorithm verilog achieve control papers for success
<刘备> 在 2024-11-07 上传 | 大小：14kb | 下载：1