资源列表

« 1 2 ... .79 .80 .81 .82 .83 4284.85 .86 .87 .88 .89 ... 4311 »

[VHDL编程DHT11

说明:verilog实现DHT11温湿度的读取(The realization of DHT11 temperature and humidity reading by Verilog)
<iseaad> 在 2024-12-23 上传 | 大小:920kb | 下载:0

[VHDL编程Clock

说明:本设计实现了一种基于FPGA的数字时钟设计,应用Verilog硬件描述语言进行数字电路设计,采用自顶向下的方法将电路系统逐层分解细化,设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FP
<威威谈谈> 在 2024-12-23 上传 | 大小:3.66mb | 下载:0

[VHDL编程pipo_piso Verilog

说明:Verilog codes for pipo_piso
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:828byte | 下载:0

[VHDL编程Counter_verilog

说明:Verilog codes for different counters
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:2.2kb | 下载:0

[VHDL编程FSM_design using Verilog

说明:FSM verilog (Mealy and moore)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:697byte | 下载:0

[VHDL编程Memory Verilog

说明:ROM,RAM (dual port)- Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.55kb | 下载:0

[VHDL编程CSD Multiplier_Verilog

说明:CSD Multiplier Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.41kb | 下载:0

[VHDL编程Low Power Multiplier Verilog

说明:Low Power Multiplier Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:2.43kb | 下载:0

[VHDL编程VHDL codes for Combinational Designs

说明:VHDL codes for Combinational Designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:3.7kb | 下载:0

[VHDL编程VHDL codes for Sequential Designs

说明:VHDL codes for Sequential Designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:4.05kb | 下载:0

[VHDL编程Image Steganography_VHDL

说明:Complete VHDL codes for Image Steganography project
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:8.66kb | 下载:0

[VHDL编程NoC Verilog Codes

说明:Network on Chip design using XY routing algorithm with FPGA implementation (Verilog)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:7.59kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 4284.85 .86 .87 .88 .89 ... 4311 »

源码中国 www.ymcn.org