[VHDL编程] lab

说明：microblaze实验，完整，在spartan3estarterkit 板上实验正确，包括普通IO,LCD，串口，下载等-the microblaze experiments, complete correct experimental, in spartan3estarterkit board, including ordinary IO, LCD, serial, download
<jian> 在 2025-04-08 上传 | 大小：10.81mb | 下载：1

[VHDL编程] Rapid-Prototyping-of-Digital-Systems

说明：一本关于数字系统的书，可以帮助大家快速入门-Rapid Prototyping of Digital Systems
<刘帅> 在 2025-04-08 上传 | 大小：16.07mb | 下载：1

[VHDL编程] music

说明：用verilog完成的八音盒，能够播放音乐，是一个不错的小玩具，对新手学习有用-Used the verilog to complete the music box, be able to play music, it is a nice little toy for the novice learn useful
<minrui> 在 2025-04-08 上传 | 大小：2.1mb | 下载：1

[VHDL编程] tse_datapath_reference_design

说明：altera FPGA实现千兆以太网数据通信的程序源代码-altera FPGA Gigabit Ethernet data communication program source code
<tubaba> 在 2025-04-08 上传 | 大小：5.65mb | 下载：1

[VHDL编程] audio

说明：基于DE1开发板，实现录音和播放功能，并可将存入sram中的语言数据通过uart传回电脑。-Based on DE1 development board, recording and playback functions, and can be stored in sram language data back to the computer via uart.
<zhanghui> 在 2025-04-08 上传 | 大小：14kb | 下载：1

[VHDL编程] verilog_Manchester

说明：verilog—Manchester 极为简单的曼彻斯特编解码 verilog实现 分为编码和解码两个部分 通过自己测试 同步异步均正常收发-extremely simple verilog-Manchester Manchester codec verilog achieve synchronization through their own test is divided into two parts of the encodi
<摩托> 在 2025-04-08 上传 | 大小：1kb | 下载：1

[VHDL编程] mulbinarytree

说明：16位二叉树乘法器（阵列乘法器），VHDL实现-16-bit binary tree multiplier (array multiplier), VHDL realization
<jiajunxian> 在 2025-04-08 上传 | 大小：1.04mb | 下载：1

[VHDL编程] jbi_22

说明：用于CPU模拟JTAG接口来配置altera的FPGA-jam player are used to configure altera fpga
<you> 在 2025-04-08 上传 | 大小：113kb | 下载：1

[VHDL编程] Descrambler

说明：SDI descrambler用于SDI解扰-SDI descrambler
<zhulin> 在 2025-04-08 上传 | 大小：2kb | 下载：1

[VHDL编程] KEY

说明：电子产品世界网站的一个FPGA DIY的一个项目，这个是键盘的一个实例源码！-Electronic Products World website of a FPGA DIY project, this is an instance of the keyboard source!
<吴斌> 在 2025-04-08 上传 | 大小：334kb | 下载：1

[VHDL编程] RISC-CPU

说明：精简指令集RISC-CPU 可以实现阶乘运算 verilog代码编写 含有测试平台-Reduced instruction set RISC-CPU test platform can implement written in the factorial operator verilog code contains
<> 在 2025-04-08 上传 | 大小：3.14mb | 下载：1

[VHDL编程] boothradix4

说明：VHDL code for Radix 4 booth multiplier
<Sanjay> 在 2025-04-08 上传 | 大小：3kb | 下载：1