[VHDL编程] spi final

说明：verilog 实现spi 串口 通过FPGA板可以看出数据传输(verilog spi can be demonstrated with FPGA)
<`m> 在 2024-12-24 上传 | 大小：3.84mb | 下载：0

[VHDL编程] 分频器

说明：对频率实现分频，达到一种对外部的一种分频管理(realization of frequency division)
<MATLAB难啊> 在 2024-12-24 上传 | 大小：8kb | 下载：0

[VHDL编程] FIR设计实现sgh

说明：FIR滤波FPGA实现 ，已在仿真软件上验证实现，不是IP核，不是ip核。(FIR filter FPGA implementation, has been verified in the simulation software, not IP core, not IP core.)
<韩冻少> 在 2024-12-24 上传 | 大小：25kb | 下载：0

[VHDL编程] sd_test

说明：基于FPGA的SD卡初始化、读写，实现向FPGA写入数据并读取(SD card initialization, reading and writing, with FPGA based)
<芬达sy> 在 2024-12-24 上传 | 大小：2.09mb | 下载：0

[VHDL编程] SN7474

说明：74LS74芯片行为级代码，实现了双D触发器与逻辑延迟，可利用modelsim仿真(74LS74 chip behavior level code)
<superEason> 在 2024-12-24 上传 | 大小：562kb | 下载：0

[VHDL编程] FP_adder

说明：32 bit floating point adder with testbench
<liki20> 在 2024-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] FP_divider

说明：floating point divider for 32 bit with test bench
<liki20> 在 2024-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] FP_multiplier

说明：Multiplier for 32 bit with test bench using verilog HDL
<liki20> 在 2024-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] PWN

说明：Pulse Width modulation using Verilog HDL
<liki20> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] ADC_SA_8bit

说明：the successive approximation part of the circuit. trial_root is loaded with value 8'b1000_0000 on the rising egde that makes count = 3'b000.
<liki20> 在 2024-12-24 上传 | 大小：7kb | 下载：0

[VHDL编程] 4bit_mealy

说明：Mealy machine is a state machine whose output is determined by the current state and the current inputs.
<liki20> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] 4bit_moore

说明：Moore machine is state machine whose output is a function of only the current state.
<liki20> 在 2024-12-24 上传 | 大小：6kb | 下载：0