[VHDL编程] hash

说明：基于伽罗瓦域的ghash核，用于GCM。其中，128位伽罗瓦域乘法器使用的是多项式算法。经验证，可综合，供参考。-Galois field based on the nuclear ghash
<詹鑫> 在 2025-04-08 上传 | 大小：1kb | 下载：1

[VHDL编程] youpiao

说明：使用vhdl语言设计自动售邮票机。用两个发光二极管分别模拟售出面值为6角和8角的邮票，购买者可以通过开关选择一种面值的邮票，灯亮时表示邮票售出。用开关分别模拟1角、5角和1元硬币投入，用发光二极管分别代表找回剩余的硬币。 -Using vhdl language design vending stamp machine. Sold two light-emitting diodes were simulated nominal va
<陈小龙> 在 2025-04-08 上传 | 大小：134kb | 下载：1

[VHDL编程] FIR

说明：级联优化的半带插值滤波器，分模块设计-Half-band interpolation filter cascade optimization sub-module design.
<陈凯> 在 2025-04-08 上传 | 大小：24kb | 下载：1

[VHDL编程] juanji2

说明：本程序是在Xilinx ISE上编写的，它完成（2,1,6）卷积码的译码工作。里面有源程序和用以仿真的测试文件-The program is written on Xilinx ISE, it completed (2,1,6) convolutional code decoding. Source and for the simulation of the test file inside
<杨招泳> 在 2025-04-08 上传 | 大小：262kb | 下载：1

[VHDL编程] Lab-PS2

说明：implementing PS2 interface on Spartan-3E FPGA Kit (including the ucf file + PS2 module + main moudel as top level )
<fox> 在 2025-04-08 上传 | 大小：2kb | 下载：1

[VHDL编程] Basic-system-of-nexys3

说明：the basic system of nexys3(soft core)
<张三> 在 2025-04-08 上传 | 大小：1.9mb | 下载：1

[VHDL编程] axi_master_latest.tar

说明：RobustVerilog generic AXI master stub源码，包括文档说明-RobustVerilog generic AXI master stub
<Archie> 在 2025-04-08 上传 | 大小：18kb | 下载：1

[VHDL编程] halfbandfiliter

说明：数字信号处理半带滤波器，实现信号2倍上采样和低通滤波，16bit位宽数据-Digital signal processing the half-band filter, to achieve a signal 2 times up-sampling and low pass filtering, 16bit bit data wide
<Qiankun MO> 在 2025-04-08 上传 | 大小：2kb | 下载：1

[VHDL编程] VGA

说明：基于FPGA EPM1270芯片的VGA Verilog显示程序，已测试，完全正常使用，引脚已配好-VGA Verilog FPGA EPM1270 chip-based display program, test, and completely normal use, the pin with a good
<周涛> 在 2025-04-08 上传 | 大小：329kb | 下载：1

[VHDL编程] LightsController

说明：重庆大学数电课程设计之交通灯（QUARTUS II）-TRAFFIC LIGHTS
<liyanjia> 在 2025-04-08 上传 | 大小：378kb | 下载：1

[VHDL编程] Chinese_music_play

说明：基于FPGA实现开发的中国古曲《高山流水》蜂鸣音乐，采用verilog实现。-" Mountain and Flowing Water" beep music based on the classic Chinese music FPGA implementation developed using verilog achieve.
<小梦> 在 2025-04-08 上传 | 大小：1kb | 下载：1

[VHDL编程] ImageRotate

说明：verilog实现图像旋转，可终合，并带有Testbench-verilog image rotation, and can be a final, and with Testbench
<郑蔚> 在 2025-04-08 上传 | 大小：2kb | 下载：1