资源列表
[VHDL编程] pci_32tlite_oc
说明:嵌入式 pci总线IP core的rtl源代码,用Verilog实现-Embedded pci bus IP core of the rtl source code, Verilog realization of<陈达燕> 在 2024-10-06 上传 | 大小:3941376 | 下载:1
[VHDL编程] r2000project_pipeline
说明:verilog mips pipelie perpect<leedonghyun> 在 2024-10-06 上传 | 大小:112640 | 下载:1
[VHDL编程] syn-fifo-verilog
说明:用verilog语言写的同步FIFO设计源代码。-The source codes for syn-fifo using verilog language.<runxin218> 在 2024-10-06 上传 | 大小:100352 | 下载:1