[VHDL编程] arm7

说明：ARM7 VERILOG源码，非常精简，3级流水线-ARM7 VERILOG source code, very streamlined, 3-stage pipeline
<hcq> 在 2024-12-27 上传 | 大小：169kb | 下载：1

[VHDL编程] automat

说明：自动售货机：1、通过开关选择购买6角或8角的邮票；2、按下购买键，开始购买；3、按相应键，输入1角、5角、1元硬币；4、当输入硬币总值大于等于欲买邮票价值时，相应邮票输出并找零（邮票输出，找零均用LED灯表示，找零也有1角、5角、1元三种）5、若想终止交易，可按退钱键，退出已输硬币，交易结束。-Vending machines: one, through the switch to choose to buy six cents or
<duj> 在 2024-12-27 上传 | 大小：968kb | 下载：1

[VHDL编程] wtut_vhd

说明：When the DLL_FREQUENCY_MODE attribute is set to High, the frequency of the clock signal at the CLKIN input must be in the High (DLL_CLKIN_MIN_HF to DLL_CLKIN_MAX_HF) frequency range (MHz). See The Programmable Logic
<shad> 在 2024-12-27 上传 | 大小：35kb | 下载：1

[VHDL编程] max197

说明：FPGA实现MAX197读写程序，经过验证-FPGA control 12bAD max197
<刘义红> 在 2024-12-27 上传 | 大小：3kb | 下载：1

[VHDL编程] r2000project_pipeline

说明：verilog mips pipelie perpect
<leedonghyun> 在 2024-12-27 上传 | 大小：110kb | 下载：1

[VHDL编程] paobiao

说明：数字跑表，VHDL语言描述，已经过实验,包含有分频计、计数器，显示译码器-It has been tested,and it is described by VHDL.
<高建双> 在 2024-12-27 上传 | 大小：842kb | 下载：1

[VHDL编程] syn-fifo-verilog

说明：用verilog语言写的同步FIFO设计源代码。-The source codes for syn-fifo using verilog language.
<runxin218> 在 2024-12-27 上传 | 大小：98kb | 下载：1

[VHDL编程] LCDPS2

说明：基于nios ii 驱动altera de1开发板上的lcd和ps2鼠标模块工程-based on the nios ii drive the lcd and ps2 module of altera de1 develop board
<梁重> 在 2024-12-27 上传 | 大小：12.52mb | 下载：1

[VHDL编程] caideng

说明：彩灯控制器，彩灯（LED管）能连续发出四种以上不同的显示形式；随着彩灯显示图案的变化，发出不同的音响声。 -Lantern controller, lights (LED tube) can be continuously sent more than four different display forms with the lantern display patterns change, make different audi
<kxsh> 在 2024-12-27 上传 | 大小：1kb | 下载：1

[VHDL编程] binarytograyandgraytobinarycodeconverter

说明： this project is based on 4bit binary to gray and gray to binary code converter using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to acc
<jatab> 在 2024-12-27 上传 | 大小：60kb | 下载：1

[VHDL编程] VHDL

说明：（1）用VHDL语言编写程序，在EDA实验板上实现 （2）能正常计时。显示模式分为两种，即24小时制和12小时制。其中12小时制须显示上，下午（用指示灯显示）。时，分，秒都要显示。 （3）. 手动校准电路。用一个功能选择按钮选择较时，分功能，用另一个按钮调校对应的时和分的数值。 用VHDL语言编写程序，在EDA实验板上实现 （4） 整点报时。 （5）. 闹钟功能。 （6）．秒表功能。-(1) using VHDL
<malon> 在 2024-12-27 上传 | 大小：4kb | 下载：1

[VHDL编程] Multi-functionDigitalClock

说明：可实现校时，仿电台报时，闹钟，报整点时数-The school can be realized when the fake radio timekeeping, alarm clock, reported that the number of hours the whole point of
<wk> 在 2024-12-27 上传 | 大小：13kb | 下载：1