[VHDL编程] module_dem

说明：用verilog编写的信号调制解调程序，包括ask,fsk,qpsk的fpga实现-Prepared using verilog signal modulation and demodulation process, including ask, fsk, qpsk of fpga implementation
<yu> 在 2024-10-06 上传 | 大小：6068224 | 下载：1

[VHDL编程] calculator

说明：用VHDL在quartus2下实现的计算器。输入为4*4矩阵键盘，输出为共用数据线的数码管。可以实现简单数学运算、逻辑运算、进制转换、连续运算等功能。-Using VHDL in quartus2 achieve calculator. Input 4* 4 matrix keyboard, the output data lines for sharing of digital control. Can achieve a simpl
<jizhen> 在 2024-10-06 上传 | 大小：1276928 | 下载：1

[VHDL编程] timercounter-8253-programmable-using-VHDL

说明：implementation of IC5283
<SATYA> 在 2024-10-06 上传 | 大小：397312 | 下载：1

[VHDL编程] fpga-dm9000a

说明：一个项目工程，硬件包含XINLINX FPGA，配置FLASH，串口，SDRAM,与以太网芯片DM9000A，实现数据采集，以太网传输，电路验证完全正确，请放心使用，SPARTAN 3E 的BGA引脚320个，不容易布板，可以参考使用的。要FPGA实现网络通信也可以参考电路，B因为产品升级了所以公开原来的电路的。 -A project engineering, hardware contains XINLINX FPGA, config
<rong> 在 2024-10-06 上传 | 大小：915456 | 下载：1

[VHDL编程] FPGA_Based_Real-time_Adaptive_Filtering_for_Space

说明：FPGA Based Real-time Adaptive Filtering for Space Applications
<asia> 在 2024-10-06 上传 | 大小：314368 | 下载：1

[VHDL编程] s3esk

说明：spartan 3e开发板的实验例程，包括对应的说明文档-spartan 3e development board test routines, including the corresponding documentation
<aegis> 在 2024-10-06 上传 | 大小：34325504 | 下载：1

[VHDL编程] ad7862

说明：运用VerilogHDL实现AD7862的数据采集设计-using VerilogHDL by AD7862 to collect data
<xiaoquanhua> 在 2024-10-06 上传 | 大小：387072 | 下载：1

[VHDL编程] c_xapp851

说明：这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. Th
<陈阳> 在 2024-10-06 上传 | 大小：408576 | 下载：1

[VHDL编程] PCI_testbench

说明：基于FPGA的PCI接口源代码及Testbench Verilog程序代码-PCI_verilog_with testbench.
<suyufeng> 在 2024-10-06 上传 | 大小：937984 | 下载：1

[VHDL编程] fft2

说明：512点8位基2fft程序。基于 vhdl/verilog。已仿真布线通过。-512 points, eight base 2fft program. Based on vhdl/verilog. Simulation layout has been adopted.
<包鼎华> 在 2024-10-06 上传 | 大小：20480 | 下载：1

[VHDL编程] calculator

说明：课设一个，又臭又长，是一个用verilog编写的计算器，对应革新科技的某个sopc开发平台，键盘会扫描，七段二极管会译码且是并行输出，上传的是整个工程，在该开发平台上基本正常，主程序段编写的较为幼稚，希望大家多多扔玉。注：主程序段预计做八位计算器，后来因为实验平台只有六个数码管无奈之下后两位没接，主程序中的ac有问题，在开发平台上没效果，压缩包里的图是主程序在quartus下的仿真图，开发环境是quartus，不知应选哪项。最后：初次上
<raven> 在 2024-10-06 上传 | 大小：10809344 | 下载：1

[VHDL编程] Barrel_shifter

说明：verilog语言的桶形移位器，实验课上做的，大家别见笑-Barrel shifter
<zhangrongfei> 在 2024-10-06 上传 | 大小：3631104 | 下载：1