[VHDL编程] DecoderAudio

说明：本程序为SDI的音视频分离Verilog程序，信号通过分离后，可以分离出视频和音频信号。-This procedure for the separation of SDI audio and video Verilog program, the signal after the separation, can be isolated video and audio signals.
<邢占鹏> 在 2024-10-06 上传 | 大小：2048 | 下载：1

[VHDL编程] OpenSpacewire_090406

说明：SpaceWire节点逻辑，VHDL，希望有帮助-SpaceWire Node logic, can be used widely
<chanlibin> 在 2024-10-06 上传 | 大小：326656 | 下载：1

[VHDL编程] Xilinx_TMR_XVRWARE_Library

说明：XVRWARE Library Xilinx Inc. The XVRWARE Synthesis library provides macros and synthesis examples for constructing TMR circuits in VHDL for the Virtex architecture
<楚南蛮> 在 2024-10-06 上传 | 大小：20480 | 下载：1

[VHDL编程] PCIBusDesign

说明：基于Verilog的PCI总线接口的设计及应用-Verilog-based PCI-bus interface design and application.
<juan> 在 2024-10-06 上传 | 大小：17443840 | 下载：1

[VHDL编程] altera_up_avalon_sd_card_interface

说明：基于VHDL的SD卡IP核，Altera公司推出的大学计划！最新版本9.0-VHDL-based IP core of the SD card, Altera' s university program launched! The latest version 9.0
<兔子> 在 2024-10-06 上传 | 大小：264192 | 下载：1

[VHDL编程] BLDCM

说明：基于Verilog HDL的直流无刷电机控制程序，Quartus II环境下编写。-Verilog HDL for BLDCM Control in Quartus II。
<琉璃> 在 2024-10-06 上传 | 大小：198656 | 下载：1

[VHDL编程] i2c_AT24C04_Verilog

说明：用Verilog HDL语言编写的AT24C04程序，并用数码管显示，已经过测试，很好用-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use--
<iyandy> 在 2024-10-06 上传 | 大小：11264 | 下载：1

[VHDL编程] License

说明：Xilinx ISE 8.2i的license-Xilinx ISE 8.2i s license
<张琼> 在 2024-10-06 上传 | 大小：3072 | 下载：1

[VHDL编程] Wiley.FPGA.Prototyping.by.VHDL.Examples.Xilinx.Sp

说明：Wiley,FPGA Prototyping by VHDL examples Spartan 3 version,Pong Chu,
<lefteris> 在 2024-10-06 上传 | 大小：17548288 | 下载：1

[VHDL编程] URAT_VHDL_CODE

说明：altera公司的fpga源代码，用VHDL编写的uart程序。-altera' s fpga source code, uart program written using VHDL.
<张东> 在 2024-10-06 上传 | 大小：32768 | 下载：1

[VHDL编程] jtagdownload

说明：alter cpld下载线制作方法集合，自己做就行，不用花40元去买了-alter cpld download cable production method of collection, make their own on the line, do not have to spend 40 yuan to buy a
<高兵> 在 2024-10-06 上传 | 大小：2455552 | 下载：1

[VHDL编程] float_mul_verilog

说明：浮点乘法verilog代码，浮点格式遵循 IEEE754 标准。-Float Point Multiply , im verilog
<gongwen> 在 2024-10-06 上传 | 大小：2048 | 下载：1