[VHDL编程] szz

说明：数字钟，24小时时制，每隔一分钟报时，每次两秒钟(A digital clock, ring lasts for two seconds per minute)
<张小憨> 在 2024-12-29 上传 | 大小：6.96mb | 下载：0

[VHDL编程] Verilog超详细教程-北京大学于敦山

说明：Verilog超详细教程，北京大学于敦山(Verilog Course Peking University)
<LiangJN> 在 2024-12-29 上传 | 大小：1.21mb | 下载：0

[VHDL编程] galblas1

说明：gal program loader for windows with descr iption for galblaster board
<mbuczek> 在 2024-12-29 上传 | 大小：518kb | 下载：0

[VHDL编程] Flashlight

说明：complete fpga VHDL code for VGA display
<sofa> 在 2024-12-29 上传 | 大小：177kb | 下载：0

[VHDL编程] Desktop

说明：用Verilog编程语言来实现一个具有奇校验功能的串行发送电路，可以采用移位寄存器和有限状态机的方式来实现。(Serial transmission circuit with odd check function)
<许晴125> 在 2024-12-29 上传 | 大小：2kb | 下载：0

[VHDL编程] tec-xp+基本指令和扩展指令

说明：29条基本指令和clc jrns calr扩展指令真值表，适用于tec-xp+16位教学机，通过编译软件编译，写入match芯片(tec-xp+16 29basic clc jrns calr match chip)
<慧奇> 在 2024-12-29 上传 | 大小：3kb | 下载：0

[VHDL编程] BNN-PYNQ-master

说明：在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)
<枫归> 在 2024-12-29 上传 | 大小：13.03mb | 下载：0

[VHDL编程] 60s qiangdaqi

说明：1.抢答器同时供N名选手，(此处假设4个)分别用4个按钮S0～?S3表示。? 2.设置一个系统“开始复位”开关S，该开关由主持人控制（当主持人按下该开关后以前的状态复位并且开始计时抢答）。?3．抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。?(1. Responder at the same time
<drb> 在 2024-12-29 上传 | 大小：7.74mb | 下载：0

[VHDL编程] 现代信号处理2014真题

说明：网易旗下利用大数据技术提供移动互联网应用的子公司,过去8年,先后推出有道词典、有道翻译官、有道云笔记、惠惠网、有道推广、有道精品课、有道口语大师等系列产品。(NetEase's subsidiary of big data technology provides mobile Internet applications. In the past 8 years, it has launched products such as Youd
<兵880> 在 2024-12-29 上传 | 大小：110kb | 下载：0

[VHDL编程] 卷积码程序verilog

说明：用Verilog语言在FPGA下实现卷积程序。(Convolution code utilite by verilog)
<就随风> 在 2024-12-29 上传 | 大小：7kb | 下载：0

[VHDL编程] pipelined_fft_64-master

说明：Pipelined FFT/IFFT 64 points (Fast Fourier Transform) IP Core User Manual
<Ethan12> 在 2024-12-29 上传 | 大小：98kb | 下载：0

[VHDL编程] SDRAM

说明：基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)
<司王星> 在 2024-12-29 上传 | 大小：6kb | 下载：0