[VHDL编程] fft_debug

说明：能进行32位浮点数fft运算的VHDL描述。-can float for 32 fft Operational VHDL descr iption.
<liuqifeng> 在 2024-11-10 上传 | 大小：132kb | 下载：1

[VHDL编程] UP3_CLOCK

说明：用vhdl编写的时钟 主要实现了时钟功能时间调教功能有待实现 -prepared using VHDL clock main function of clock time tuning function to be achieved
<yuxulin> 在 2024-11-10 上传 | 大小：2kb | 下载：1

[VHDL编程] dds_quicklogic

说明：高手写的VHDL源码，实现DDS跳频器功能 请大家多提意见-experts write VHDL source code, the frequency-hopping DDS functionality Please speak up
<duyi> 在 2024-11-10 上传 | 大小：25kb | 下载：1

[VHDL编程] videodigitalsignalscontroller

说明：用fpga技术实现基本的视频信号处理：主题程序；视频图象数据采集程序；sram的读写控制；测试程序-they simply use the basic technology of video signal processing : theme; Video data acquisition procedures; SRAM literacy control; test procedures
<yan > 在 2024-11-10 上传 | 大小：8kb | 下载：1

[VHDL编程] codeofvhdl2006

说明：【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF
<senkong> 在 2024-11-10 上传 | 大小：43kb | 下载：1

[VHDL编程] hdl_coding_style

说明：HDL编程风格，很有用,希望对大家有所帮助。-HDL programming style, very useful, we want to help.
<张丰> 在 2024-11-10 上传 | 大小：24kb | 下载：1

[VHDL编程] cpuTerminate

说明：用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.
<宋文强> 在 2024-11-10 上传 | 大小：2.01mb | 下载：1

[VHDL编程] mod6_divide

说明：用VerilogHDL编写的，一个占空比为50％的6分频电路-prepared using Verilog HDL, a 50% duty cycle for the six sub-frequency circuit
<胡东> 在 2024-11-10 上传 | 大小：136kb | 下载：1

[VHDL编程] qicheweidengkongzhi

说明：汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program
<张文> 在 2024-11-10 上传 | 大小：2kb | 下载：1

[VHDL编程] pci_verilog

说明：一个pci接口的硬件描述语言的实现源代码,用verilog语言实现-a pci interface hardware descr iption language source code to achieve with verilog language
<大为> 在 2024-11-10 上传 | 大小：418kb | 下载：1

[VHDL编程] riscpu

说明：一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.-a 32 Microprocessor verilog achieve pulse generation sources, used five lines and cache technology.
<大为> 在 2024-11-10 上传 | 大小：149kb | 下载：1

[VHDL编程] usb_phy

说明：umti协议中的usb1.1的verilog原文件，可公实现usb2.0做参考-umti the agreement usb1.1 verilog the original documents, the public can refer to achieve usb2.0
<liuzefu> 在 2024-11-10 上传 | 大小：10kb | 下载：1