[VHDL编程] 数字频率计实验报告

说明：课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achie
<兰> 在 2024-11-13 上传 | 大小：141kb | 下载：1

[VHDL编程] pll

说明：用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.
<孙犁> 在 2024-11-13 上传 | 大小：109kb | 下载：1

[VHDL编程] two_d_dct_serial

说明：altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码，语言是：verilog 性能不错，不过资源消耗有点大，可以用来学习多项式变换的DCT算法-ALTERA companies covered in the application of FPGA DSP core 2D DCT source language is : Verilog performance is good, but a bit large cons
<猪猪> 在 2024-11-13 上传 | 大小：24kb | 下载：1

[VHDL编程] risc_cpu

说明：这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。-This is the RISC cpu code which writed by Verilog HDL.This code has ten subprogram which came true the simple RISC cpu.
<施向东> 在 2024-11-13 上传 | 大小：43kb | 下载：1

[VHDL编程] verilog SDRAM core

说明：我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application
<于飞> 在 2024-11-13 上传 | 大小：27kb | 下载：1

[VHDL编程] CummingsSNUG2002SJ_FIFO1

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design
<张卫> 在 2024-11-13 上传 | 大小：118kb | 下载：1

[VHDL编程] PLW

说明：电子密码锁的vhdl编程实现，不知以前有没有人做过的。-electronic locks VHDL programming, I wonder if the past is not done.
<王卫> 在 2024-11-13 上传 | 大小：3kb | 下载：1

[VHDL编程] razzle

说明： 使用vhdl语言在altera公司的up3板上产生vga信号，里面有详细的解析和说明，是一个很好的教程。和上一个文件razzle差不多，但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And
<石坚> 在 2024-11-13 上传 | 大小：10kb | 下载：1

[VHDL编程] 用Verilog HDL实现I2C总线功能

说明：用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助-with Verilog HDL I2C bus function of I2C bus is very helpful
<胡路听> 在 2024-11-13 上传 | 大小：118kb | 下载：1

[VHDL编程] des-verilog

说明：des加密算法的verilog语言的实现-des encryption algorithm to achieve the Verilog language
<杨云丰> 在 2024-11-13 上传 | 大小：66kb | 下载：1

[VHDL编程] FSKDFSK

说明：fsk调制与解调，此程序经过验证，可以运用，通讯方面的同学可以用-FSK modulation and demodulation, this procedure has been verified and can use communications students can use
<we> 在 2024-11-13 上传 | 大小：3kb | 下载：1

[VHDL编程] 32位-33M 从模式(target)PCI接口参考设计_lattice

说明：32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only
<陈旭> 在 2024-11-13 上传 | 大小：807kb | 下载：1