[VHDL编程] parameter_uart_rx

说明：串口接收模块，可以通过parameter，参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数，并根据缓冲的大小配置FIFO就可以使用。对帧错误（停止位不为高），检验错误和读FIFO超时（FIFO满的情况下，有新的数据到）等现象进行了检查。(UART serial receiver module, through parameter, configuration parameters of
<老工程师 > 在 2025-04-29 上传 | 大小：4kb | 下载：0

[VHDL编程] RegCPUData

说明：虽然FPGA实现并口输出是一个最简单的，但还是考虑用parameter的参数化方法来配置，这样在使用多个并口时，可以配置并口的宽度和并口的地址，应该更加方便。(Although FPGA parallel output is one of the most simple thing, but still consider using the parametric method to configure it, so that the u
<老工程师 > 在 2025-04-29 上传 | 大小：1kb | 下载：0

[VHDL编程] 2_key

说明：利用两个相差一个时钟周期的寄存器进行&~运算，进行下降沿的检测。可用于按键消抖等。(Two regs are used to detect xiajaingyan with &~, and it can be used to switch debounce)
<何谓因你心醉 > 在 2025-04-29 上传 | 大小：7.5mb | 下载：0

[VHDL编程] ex8_232

说明：这是一个用于自收自发的uart通讯代码，包括波特率设置模块、uart收发模块，上位机使用串口调试助手(Uart module is used to communite with PC in the way of spontaneous collection, including buad setting and transceiver. Upper computer is serial debugging assistant.)
<何谓因你心醉 > 在 2025-04-29 上传 | 大小：7.95mb | 下载：0

[VHDL编程] 3_8_decoder_20170407

说明：一个简单的38译码器程序，内附真值表，在本实验例程程序中用于Cyclone 2。(A simple program for 38 decoder.)
<何谓因你心醉 > 在 2025-04-29 上传 | 大小：348kb | 下载：0

[VHDL编程] user_first_fpga_20170620

说明：程序可实验开发板上LED循环点亮，且可通过按键控制流动速度，用到了PLL IP 和 计数器模块。(Program with LED flashing circuit uses PLL IP and counter. And extinction rate is controled by key.)
<何谓因你心醉 > 在 2025-04-29 上传 | 大小：7.44mb | 下载：0

[VHDL编程] FPGA_test_20170620_1

说明：对50M的系统时钟进行分频处理，然后控制led的闪灭(Frequency divider controls led.)
<何谓因你心醉 > 在 2025-04-29 上传 | 大小：7.14mb | 下载：0

[VHDL编程] EDA课程设计

说明：数据采集()
<玉立 > 在 2025-04-29 上传 | 大小：35mb | 下载：0

[VHDL编程] Vga_Module

说明：使用FPGA控制VGA显示波形，显示汉字，水平垂直可调(FPGA controls the VGA display waveform)
<雷克萨 > 在 2025-04-29 上传 | 大小：3kb | 下载：0

[VHDL编程] HDMI_test

说明：基于fpga板子和hdmi传输 测试代码文件(hdmi test code for FPGA)
<小志1993 > 在 2025-04-29 上传 | 大小：1kb | 下载：0

[VHDL编程] N25Q064A13E_VG12

说明：nand flash 仿真模型，官网下载，希望对大家有用(This software code and all associated documentation, comments or other information (collectively "Software") is provided "AS IS" without warranty of any kind.)
<harveyzhou > 在 2025-04-29 上传 | 大小：133kb | 下载：0

[VHDL编程] single_period

说明：实现了单周期的数据通路，已通过基础的指令测试。(This program has finished single period .)
<Wanner_ > 在 2025-04-29 上传 | 大小：129kb | 下载：0