[VHDL编程] 加减法器

说明：可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)
<tyne > 在 2024-10-11 上传 | 大小：239616 | 下载：0

[VHDL编程] Verilog数字系统设计教程

说明：Verilog教程 数字系统设计 夏宇闻(Verilog Digital System Design)
<gss0001 > 在 2024-10-11 上传 | 大小：22807552 | 下载：0

[VHDL编程] ex5

说明：FPGA测试频率，传统测频率,verilog语言，短程序，测频法测频率(using FPGA verilog language a short code for frequtents)
<点717 > 在 2024-10-11 上传 | 大小：3271680 | 下载：0

[VHDL编程] SDRAM

说明：使用VHDL语言编写的对SDRAM进行读写操作控制器及其简单的测试层序。(VHDL language used to read and write operations controller SDRAM and its simple test sequence.)
<Devil0823 > 在 2024-10-11 上传 | 大小：26998784 | 下载：0

[VHDL编程] clock_sel

说明：无毛刺多时钟选择，可根据不同模式选择不同时钟(Multi clock selection, different modes can be selected according to different clock)
<xiaoqiang > 在 2024-10-11 上传 | 大小：16373760 | 下载：0

[VHDL编程] Quartus_12.0_x64

说明：quartus 12 "solution"
<gustavo > 在 2024-10-11 上传 | 大小：13312 | 下载：0

[VHDL编程] Quartus_12.0_x86

说明：quartus 12 "solution" 2
<gustavo > 在 2024-10-11 上传 | 大小：13312 | 下载：0

[VHDL编程] QuartusII91_

说明：quartus 9 "solution"
<gustavo > 在 2024-10-11 上传 | 大小：908288 | 下载：0

[VHDL编程] QII_9.1.tar

说明：quartus 9 "solution" 2
<gustavo > 在 2024-10-11 上传 | 大小：935936 | 下载：0

[VHDL编程] HEX2BCD

说明：十六进制转BCD,包含设计文件和仿真文件，工程文件(Sixteen decimal to BCD, including design documents and simulation files, engineering documents)
<lqx > 在 2024-10-11 上传 | 大小：3072 | 下载：0

[VHDL编程] sine

说明：基于FPGA产生正弦波信号，频率可控，很有用(FPGA based sine wave signal generation, frequency control, very useful)
<wwwyh > 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] Dividers

说明：文件中包括各种除法器，不同类型的，不同算法的。(The document includes a variety of divider, different types, different algorithms.)
<FollowSky > 在 2024-10-11 上传 | 大小：8192 | 下载：0