资源列表

« 1 2 ... .96 .97 .98 .99 .00 4001.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程AD9512_ISE

说明:AD9512提供多路输出时钟分配功能,输入信号最高可达1.6 GHz。它具有低抖动和低相位噪声特性,能够极大地提升数据转换器的时钟性能。(AD9512 provide multiplexed output clock distribution function, the input signal of up to 1.6 GHz.It has a low jitter and low phase noise characteristic
<小黄a小黄蛋 > 在 2025-05-01 上传 | 大小:4.83mb | 下载:0

[VHDL编程lab2

说明:Verilog lab2 is used for learning vivado
<Chappa > 在 2025-05-01 上传 | 大小:8kb | 下载:0

[VHDL编程lab4

说明:Verilog lab4 is used for learning vivado
<Chappa > 在 2025-05-01 上传 | 大小:37kb | 下载:0

[VHDL编程lab5

说明:Verilog lab5 is used for learning vivado
<Chappa > 在 2025-05-01 上传 | 大小:7kb | 下载:0

[VHDL编程04_led_test

说明:verilog 入门 流水灯verilog 入门 verilog 入门 verilog 入门(verilog led test xilinx)
<翻山越岭 > 在 2025-05-01 上传 | 大小:2.37mb | 下载:0

[VHDL编程05_key_test

说明:fpga key test 入门 xilinx 黑金的板子(fpga key test xilinx)
<翻山越岭 > 在 2025-05-01 上传 | 大小:190kb | 下载:0

[VHDL编程07_uart_test

说明:fpga 串口 Verilog 黑金的板子,入门(fpga uart test xilinx)
<翻山越岭 > 在 2025-05-01 上传 | 大小:380kb | 下载:0

[VHDL编程11_ddr3_test

说明:fpga ddr3 sdram verilog 黑金的板子(fpga ddr3 sdram verilog)
<翻山越岭 > 在 2025-05-01 上传 | 大小:6.9mb | 下载:0

[VHDL编程13_usb_test

说明:fpga usb2.0 cy7c68013 黑金的板子(fpga usb2.0 cy7c68013)
<翻山越岭 > 在 2025-05-01 上传 | 大小:597kb | 下载:0

[VHDL编程syn_dp_fifo.v

说明:同步双端口FIFO, 可同时读写,FIFO深度宽度可通过参数配置,带SV断言测试。(Dual Port Synchronization FIFO for ASIC/FPGA)
<junkaizhan > 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程fpga

说明:verilg语言实现测频 及与stm32以fsmc通信方式进行通信(Verilg to achieve frequency measurement and communication with STM32 in FSMC communication mode)
<回家吃饭了 > 在 2025-05-01 上传 | 大小:4.49mb | 下载:0

[VHDL编程tnn7_code_201212141110

说明:人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条
<合发 > 在 2025-05-01 上传 | 大小:62kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 4001.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org