[VHDL编程] LIFO_Spartan3

说明：The code for a LIFO in verilog
<sadii > 在 2025-04-30 上传 | 大小：494kb | 下载：0

[VHDL编程] Clock generator

说明：A clock Generator in verilog
<sadii > 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] Chapter 4

说明：codes and simulation of chapter 4
<sadii > 在 2025-04-30 上传 | 大小：32kb | 下载：0

[VHDL编程] Chapter 8

说明：verilog code and simulationsof chapter4
<sadii > 在 2025-04-30 上传 | 大小：29kb | 下载：0

[VHDL编程] src

说明：Digit serial adder, can be used in digital filter design You can choose the pipeline length, digit size and the word length of the adder.
<hochet > 在 2025-04-30 上传 | 大小：4kb | 下载：0

[VHDL编程] PmodHMT

说明：Demo 使用 PmodHMT 模块实时检测环境温度和湿度。(The Demo uses PmodHMT modules to detect environmental temperature and humidity in real time.)
<lhwangyan > 在 2025-04-30 上传 | 大小：25.24mb | 下载：0

[VHDL编程] xa880

说明：Join repetitive control, Very convenient to use, Iterative self-organizing data analysis.
<hanfuinunkeng > 在 2025-04-30 上传 | 大小：5kb | 下载：0

[VHDL编程] m_sequence

说明：基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)
<Wujinlin > 在 2025-04-30 上传 | 大小：2.9mb | 下载：0

[VHDL编程] full_license

说明：quartus9.0 全功能license(quartus9.0 full license)
<CSCSCSCSCS > 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL——如何写简单的testbench

说明：基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)
<onewayxiang > 在 2025-04-30 上传 | 大小：20kb | 下载：0

[VHDL编程] Helloworld

说明：VERILOG HDL HELLO WORLD
<fforever > 在 2025-04-30 上传 | 大小：115kb | 下载：0

[VHDL编程] c_crc16

说明：CRC 16 development code
<asraj > 在 2025-04-30 上传 | 大小：2kb | 下载：0