资源列表
[VHDL编程] syn_dp_fifo.v
说明:同步双端口FIFO, 可同时读写,FIFO深度宽度可通过参数配置,带SV断言测试。(Dual Port Synchronization FIFO for ASIC/FPGA)<junkaizhan > 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] tnn7_code_201212141110
说明:人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条<合发 > 在 2024-11-14 上传 | 大小:62kb | 下载:0
[VHDL编程] CY7C68013固件程序 FPGA测试Verilog程序
说明:CY7C68013固件程序 FPGA测试Verilog程序(CY7C68013 firmware, FPGA test, Verilog)<regan_wang > 在 2024-11-14 上传 | 大小:194kb | 下载:0
[VHDL编程] Avgt_jesd204b_ad9250_ed
说明:基于avgt开发板的jesd204b源代码,需要安装Quartus软件(Avgt development board based on the jesd204b source code)<regan_wang > 在 2024-11-14 上传 | 大小:7.65mb | 下载:0
[VHDL编程] ezusb_io_latest.tar
说明:CY7C68013实现FPGA控制的USB接口通信,已通过测试(CY7C68013 FPGA control to achieve the USB interface communication, has passed the test)<regan_wang > 在 2024-11-14 上传 | 大小:3kb | 下载:0
[VHDL编程] DDS_display
说明:自己写的FIR八戒低通滤波器,仅供参考(Write your own FIR eight quit low-pass filter, for reference only)<laobi_verilog > 在 2024-11-14 上传 | 大小:6.57mb | 下载:0
[VHDL编程] Verilog典型电路设计-华为
说明:华为 verilog教程 典型电路设计 verilog语言 FPGA(FPGA Typical circuit design)<headachebill > 在 2024-11-14 上传 | 大小:263kb | 下载:0