[VHDL编程] 05413cordic

说明：VHDL CODE FOR CORDIC ALGORITHM
<gopalakirshnan> 在 2024-10-14 上传 | 大小：143360 | 下载：0

[VHDL编程] pll_prj

说明：PLL配置仿真实验 PLL，即锁相环。简单的理解，给PLL 一个时钟输入（一般是外部晶振时钟）， 然后经过PLL 内部的处理以后，在PLL 的输出端口就可以得到一定范围的时钟频 率。其之所以应用广泛，因为从PLL 输出得到的时钟不仅仅从频率和相位上比较 稳定，而且其时钟网络延时也相比内部逻辑产生的分频时钟要小得多。-Altera FPGA Cyclone
<相同> 在 2024-10-14 上传 | 大小：129024 | 下载：0

[VHDL编程] AX301_led_test_code

说明：黑金AX301开发板led相关实验程序代码-AX301 development board LED test code
<张天奇> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] AX301_jtag_uart_test

说明：黑金AX301开发板，jtag口驱动及调试实验代码-AX301 development board,JTAG port driver and debug experiment code
<张天奇> 在 2024-10-14 上传 | 大小：3072 | 下载：0

[VHDL编程] AX301_Real_time_clock_test

说明：AX301 FPGA开发板，实时时钟实验程序代码-AX301 FPGA development board,Real time clock test code
<张天奇> 在 2024-10-14 上传 | 大小：3072 | 下载：0

[VHDL编程] sdram_learn_8bit

说明：fpga 学习资料，老师给的，讲如何实用ram,比较实用-learning information for beginning learners
<李梦> 在 2024-10-14 上传 | 大小：3996672 | 下载：0

[VHDL编程] a_vhd_16550_uart

说明：Using the UART core is the similar to using the standard 16550 UART, expect that the FIFO’s are always enabled, and there is no sticky parity.
<丁一> 在 2024-10-14 上传 | 大小：131072 | 下载：0

[VHDL编程] fpu_double

说明：The Verilog version of the code is in folder “fpu_double”, and the VHDL version is in folder “double_fpu”. There is a readme file in each folder, and a testbench file to simulate each core. These cores are designed t
<丁一> 在 2024-10-14 上传 | 大小：244736 | 下载：0

[VHDL编程] Divide

说明：This a divider verilog code
<Kumar> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] ALU

说明：This MIPS ALU verilog code-This is MIPS ALU verilog code
<Kumar> 在 2024-10-14 上传 | 大小：3072 | 下载：0

[VHDL编程] Mux4

说明：This Mux4 verilog code.-This is Mux4 verilog code.
<Kumar> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] Control

说明：Datapath Controller verilog code
<Kumar> 在 2024-10-14 上传 | 大小：4096 | 下载：0