资源列表
[VHDL编程] renyifenpin
说明:任意分频的vhdl实现,若需要具体参数,只需改变程序中的分频参数即可实现。-Arbitrary frequency of VHDL realize that if the needs of specific parameters, simply change the process parameters of the sub-band can be realized.<谢白玉> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] erfenpindevhdlyuveriloghdl
说明:这是关于2分频的vhdl实现和verilog hdl实现,都已经仿真验证了其正确性,大家可以对比参考。-This is on 2-of VHDL and verilog hdl realize realize, have been made to verify the correctness of simulation, we can contrast reference.<谢白玉> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] Dual_port_RAM
说明:Verilog语言实现的算端口模块(Dual_port_ram)-Verilog language operators realize the port module (Dual_port_ram)<zhan> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] NRZ_2_Manchester
说明:NRZ码到Manchester转换器 verilog-NRZ code to Verilog converter Manchester<leysion> 在 2024-11-18 上传 | 大小:1kb | 下载:0