[VHDL编程] QPSK

说明：modelsim环境下QPSK解调电路的仿真-modelsim simulation environment under QPSK demodulation circuit
<盛红军> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] dds

说明：这是一个基于ＦＰＧＡ设计的ＤＤＳ信号发生器设计。能够生成正弦波＼ＡＳＫ＼ＰＳＫ＼ＡＭ＼ＦＭ等波形。-This is an FPGA design of DDS signal generator based on. Capable of generating sine \ASK\PSK\AM\FM and other waveforms.
<张良> 在 2024-11-18 上传 | 大小：985kb | 下载：0

[VHDL编程] Lcd_800_480

说明：基于DE2-70开发板的FPGA和NIOS系统设计的LCD（800-480）液晶显示控制系统的程序设计。-DE2-70 FPGA-based development board and the NIOS system design LCD (800-480) LCD control system programming.
<张良> 在 2024-11-18 上传 | 大小：18.04mb | 下载：0

[VHDL编程] rapport_vhdl

说明：Projet fréquencemetre réalisé en VHDL et implimenté sur la carte FPGA Cyclone -Projet fréquencemetre réalisé en VHDL et implimenté sur la carte FPGA Cyclone II
<Youssef> 在 2024-11-18 上传 | 大小：1.16mb | 下载：0

[VHDL编程] L-CLA20_20-code.

说明：DHL CLA20_20 development with the Verilog bit ahead carry adder code.
<吴成芯> 在 2024-11-18 上传 | 大小：365kb | 下载：0

[VHDL编程] tp-vhdl

说明：compteur digital VHDL 1ERE VERSION
<hatim12> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] Uart_to_bus

说明：The UART to Bus IP Core is a simple command parser that can be used to access an internal bus via a UART interface. The parser supports two modes of operation: text mode commands and binary mode commands. Text mode comma
<borhan> 在 2024-11-18 上传 | 大小：263kb | 下载：0

[VHDL编程] uart_loopback

说明：uart loopback and test bench .
<borhan> 在 2024-11-18 上传 | 大小：6kb | 下载：0

[VHDL编程] SPWM-pulse-control-program

说明：fpga程序，用于逆变器的SPWM控制，有保护程序，包括脉冲闭锁保护，有注释，非常好用-fpga program for PWM inverter control, there are savers, including pulse lockout protection, notes, very easy to use
<韩季晨> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] DDS_hzh

说明：基于FPGA实现的DDS信号发生器，能产生正弦波、方波、锯齿波三种波形。-FPGA-based realization of DDS signal generator can produce sine, square, ramp three waveforms.
<wangjiali> 在 2024-11-18 上传 | 大小：77kb | 下载：0

[VHDL编程] sd_ctrl

说明：Verilog写的基于FPGA的SD卡的读写程序，能够读出SD卡中存储的数据-Write Verilog FPGA-based SD card reader program, it is possible to read out the data stored in the SD card
<wangjiali> 在 2024-11-18 上传 | 大小：1.58mb | 下载：0

[VHDL编程] DDDDDDDDDSSS

说明：FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已验证）Quartus工程文件-FPGA realization DDS sine, square, triangle wave generator Verilog program (verified) Quartus Project Files
<wangjiali> 在 2024-11-18 上传 | 大小：2.71mb | 下载：0