资源列表

« 1 2 ... .26 .27 .28 .29 .30 4231.32 .33 .34 .35 .36 ... 4311 »

[VHDL编程KEY

说明:使用verilog编写的用按键控制LED灯,对于初学者是很好的锻炼(Using the key to control the LED lamp with Verilog is a good exercise for the beginner.)
<记忆中的我> 在 2024-11-09 上传 | 大小:1.23mb | 下载:0

[VHDL编程ALU32

说明:采用booth算法,实现了32位的ALU。(The 32 bit ALU is realized by using the Booth algorithm.)
<jetyeah> 在 2024-11-09 上传 | 大小:1.68mb | 下载:0

[VHDL编程北航MIPS多周期

说明:多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
<jetyeah> 在 2024-11-09 上传 | 大小:13.9mb | 下载:0

[VHDL编程他和它的故事 VerilogHDL之系列笔记

说明:他和它的故事之一些对verilog实验的思考和笔记。(Some thoughts and notes on the Verilog experiment.)
<jetyeah> 在 2024-11-09 上传 | 大小:23.21mb | 下载:0

[VHDL编程Receiver_spartn6_v1

说明:Implement design of UART receiver in verilog
<Armaghan> 在 2024-11-09 上传 | 大小:40kb | 下载:0

[VHDL编程bcd counter

说明:Binary counter design in verilog
<Armaghan> 在 2024-11-09 上传 | 大小:172kb | 下载:0

[VHDL编程Verilog教程-夏宇闻

说明:verilog 教程 PPT版本 语法 结构 设计技巧等(Verilog tutorial PPT version)
<seiko> 在 2024-11-09 上传 | 大小:1.28mb | 下载:0

[VHDL编程PLL

说明:verilog编写的锁相环程序。可以对照参考(Verilog prepared by the phase-locked loop program. Can control reference)
<端木熊> 在 2024-11-09 上传 | 大小:2kb | 下载:0

[VHDL编程ethernet_interface_20160424_A

说明:基于Xilinx Spartan-6开发板,实现以太网通信(Ethernet communication)
<knifesxl> 在 2024-11-09 上传 | 大小:24.04mb | 下载:0

[VHDL编程imports

说明:用FPGA实现UDP/IP协议,对于想用FPGA实现UDP/IP协议的可以看一看(Implementation of UDP/IP protocol with FPGA)
<蝶儿轻点> 在 2024-11-09 上传 | 大小:40kb | 下载:0

[VHDL编程Viscosity_1.7.7[sn]

说明:Viscosicty is a vpn app
<vartana> 在 2024-11-09 上传 | 大小:15.71mb | 下载:0

[VHDL编程frequency divider and testbench

说明:a frequency divider and test bench with simulation results
<abitofhero> 在 2024-11-09 上传 | 大小:482kb | 下载:0
« 1 2 ... .26 .27 .28 .29 .30 4231.32 .33 .34 .35 .36 ... 4311 »

源码中国 www.ymcn.org