[VHDL编程] VERILOG_USB2.0源代码

说明：基于verilog针对CY68013开发的USB通信程序(USB communication program based on Verilog for CY68013 development)
<哈哈凸> 在 2024-12-28 上传 | 大小：192kb | 下载：0

[VHDL编程] FPGA_SDRAM

说明：基于Verilog语言的SDARAM代码(SDARAM code based on Verilog language)
<哈哈凸> 在 2024-12-28 上传 | 大小：3.33mb | 下载：0

[VHDL编程] verilog_vga_code

说明：基于VERILOG语言的VGA显示程序，自己编写，亲自测试(VGA display program based on VERILOG language)
<哈哈凸> 在 2024-12-28 上传 | 大小：3.36mb | 下载：0

[VHDL编程] uart_rx

说明：UART FPGA串口发送程序，已经调试通过，可以放心使用，谢谢，(Serial transmission program, has been debugged, can be assured to use, thank you)
<dylan025> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_working_transmit

说明：UART transmission vhdl code, for nexys 3 fpga board
<spiegel> 在 2024-12-28 上传 | 大小：2.15mb | 下载：0

[VHDL编程] uart_receiver

说明：Uart receiver VHDL code
<spiegel> 在 2024-12-28 上传 | 大小：290kb | 下载：0

[VHDL编程] disp1

说明：VHDL code for 7 segment display nexys 3
<spiegel> 在 2024-12-28 上传 | 大小：333kb | 下载：0

[VHDL编程] bcd_to_dec

说明：VHDL code for converting BCD to Decimal
<spiegel> 在 2024-12-28 上传 | 大小：157kb | 下载：0

[VHDL编程] State_machine_1

说明：VHdL code to implement simple state machine
<spiegel> 在 2024-12-28 上传 | 大小：138kb | 下载：0

[VHDL编程] tt

说明：VHDL Implementation of decade counter
<spiegel> 在 2024-12-28 上传 | 大小：264kb | 下载：0

[VHDL编程] 2_4decoder

说明：三种描述风格的VHDL代码，快速建立不同风格描述语言的概念及结构(Three styles of VHDL code to quickly establish the concept and structure of different style descr iption languages)
<名之联> 在 2024-12-28 上传 | 大小：567kb | 下载：0

[VHDL编程] cnt8updown

说明：8位上下同步计数器 适宜小型练手操作 易于理解(an 8-bit up and down synchronous counter in VHDL with the following features: (1) The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered (thr
<名之联> 在 2024-12-28 上传 | 大小：991kb | 下载：0