[VHDL编程] Xilinx_FPGA_FFT_应用笔记

说明：Xilinx公司的FPGA_FFT_应用笔记，详细通俗的讲解了fft算法(Xilinx's FPGA_FFT_ application notes, in detail, explain the FFT algorithm.)
<名地方> 在 2024-10-06 上传 | 大小：1404928 | 下载：0

[VHDL编程] DATA_Interleaver

说明：这是交织的实现源码 可用于具体的工程实践(This is the interwoven implementation source code that can be used in specific engineering practices)
<名地方> 在 2024-10-06 上传 | 大小：3181568 | 下载：0

[VHDL编程] Verilog的135个经典设计实例

说明：Verilog HDL的13个经典实例。经过验证，值得学习(The 13 Verilog HDL classic examples. After verification, worth learning)
<我法提了> 在 2024-10-06 上传 | 大小：112640 | 下载：0

[VHDL编程] Verilog典型电路设计_华为

说明：Verilog典型电路设计,学习价值较高。(Verilog typical circuit design, learning value is higher.)
<我法提了> 在 2024-10-06 上传 | 大小：267264 | 下载：0

[VHDL编程] verilog黄金参考指南中文版

说明：Verilog设计典型指导资料,学习价值较高。(Verilog design typical guidance information, learning value is higher.)
<我法提了> 在 2024-10-06 上传 | 大小：468992 | 下载：0

[VHDL编程] Verilog-基本语法

说明：Verilog设计典型指导资料,有学习的价值(Verilog design typical guidance information, has the value of learning)
<我法提了> 在 2024-10-06 上传 | 大小：403456 | 下载：0

[VHDL编程] Gopher360-master

说明：This iss some ttewtewtewtewt
<JD12345> 在 2024-10-06 上传 | 大小：30720 | 下载：0

[VHDL编程] clocking

说明：很好的时钟接口程序，可用于时钟驱动的程序，便于开发者使用(Good clock interface program for clock - driven programs for developers to use.)
<小李子公公> 在 2024-10-06 上传 | 大小：78848 | 下载：0

[VHDL编程] crc_core

说明：程序主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。(The program is mainly used to detect or verify data transmission or to save possible errors.It is an error detection using the principle of division and remainder.)
<小李子公公> 在 2024-10-06 上传 | 大小：7168 | 下载：0

[VHDL编程] dsp

说明：程序提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。(The program provides special DSP instructions, which can be used to quickly implement various digital signal processing algorithms.)
<小李子公公> 在 2024-10-06 上传 | 大小：36864 | 下载：0

[VHDL编程] pipelines

说明：将组合逻辑系统地分割，并在各个部分之间插入寄存器，并暂存中间数据的方法。 将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率。(A method to divide the combined logical system into a register and temporarily store the intermediate data between the parts
<小李子公公> 在 2024-10-06 上传 | 大小：10240 | 下载：0

[VHDL编程] timing_constraints

说明：方法能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的所有 PLL 参数都用于约束 PLL 的输入和输出时钟。(Methods can automatically constrain PLL input and output clock.Named in ALTPLL megafunction.All PLL parameters are used to constrain PLL input a
<小李子公公> 在 2024-10-06 上传 | 大小：12288 | 下载：0