资源列表

« 1 2 ... .27 .28 .29 .30 .31 4232.33 .34 .35 .36 .37 ... 4311 »

[VHDL编程epm240_example

说明:VHDL代码,共10个程序,分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube di
<girl_lily> 在 2024-10-06 上传 | 大小:315392 | 下载:0

[VHDL编程risc_spm_v14

说明:使用Altera CycloneIV 用Verilog语言实现一个精简指令集cpu(Using Altera CycloneIV to implement a streamlined instruction set CPU in Verilog language)
<LucienJ> 在 2024-10-06 上传 | 大小:1055744 | 下载:0

[VHDL编程1

说明:VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字频率计,数字时钟,序列检测器的设计,一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 L
<zidting> 在 2024-10-06 上传 | 大小:453632 | 下载:0

[VHDL编程2

说明:VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字时钟,序列检测器的设计,一般状态机等等。(VHDL code, some textbooks for small programs. It includes 3 line -8 line decoder, 4 selector 1 selector, 6 el
<zidting> 在 2024-10-06 上传 | 大小:454656 | 下载:0

[VHDL编程project.map

说明:D Flip Flop for Single Bit Store
<dsddse11> 在 2024-10-06 上传 | 大小:3072 | 下载:0

[VHDL编程Icarus-master

说明:Icarus bitcoin fpga code for ZTEX
<Samqiu> 在 2024-10-06 上传 | 大小:48806912 | 下载:1

[VHDL编程uart

说明:uart串口FPGA实现示例 example(uart serial interface example)
<davidren> 在 2024-10-06 上传 | 大小:10240 | 下载:0

[VHDL编程random_check

说明:随机码流中的报文捕捉器,Verilog编写,本报文捕捉器用于记录报文中数字信号“1”的个数。当报文捕捉器检测到随机码流中出现“1101”的序列后,确认为报头,并开始对后续正式报文中的“1”进行计数,针对AX516系统开发板(A message trap in a random stream, written by Verilog, is used to record the number of "1" in a me
<wanwan000> 在 2024-10-06 上传 | 大小:975872 | 下载:0

[VHDL编程26518282FPGA

说明:ep2c20f484n的应用,具有很大的作用(The application of ep2c20f484n has a great effect)
<(⊙﹏⊙)> 在 2024-10-06 上传 | 大小:9466880 | 下载:0

[VHDL编程CPU-Pipeline

说明:五级流水线的CPU的工程文件,在vivado上用verilog语言实现,包括串口,可进行简单的数学加法运算。(Five-stage pipeline CPU project files, including the serial port. vivado Verilog language. This CPU can do simple mathematical addition.)
<Si Cheng> 在 2024-10-06 上传 | 大小:14336 | 下载:0

[VHDL编程55680576lift

说明:电梯的智能控,是很好的毕业设计选择,十分有用(The intelligent control of the elevator is a good choice of graduation design)
<二维星空> 在 2024-10-06 上传 | 大小:288768 | 下载:0

[VHDL编程1

说明:curcuit simulation in Hspice
<Shayesteh> 在 2024-10-06 上传 | 大小:4096 | 下载:0
« 1 2 ... .27 .28 .29 .30 .31 4232.33 .34 .35 .36 .37 ... 4311 »

源码中国 www.ymcn.org