[VHDL编程] lab_5

说明：Introduction to learn laboratry with altera quartus II 9.1
<med_fa> 在 2024-10-11 上传 | 大小：81920 | 下载：0

[VHDL编程] verilog-sin

说明：FPGA开发sin波形，用verilog写的正弦波发生器。-FPGA development sin wave with verilog write sine wave generator
<蒋壮> 在 2024-10-11 上传 | 大小：7168 | 下载：0

[VHDL编程] AudioDelay_12bit

说明：Experimental digital ADC and audio delay using VHDL on Spartan3E 500k
<Aloy AI X> 在 2024-10-11 上传 | 大小：721920 | 下载：0

[VHDL编程] eda-2014020904002

说明：Realization of DeepPy in Realization of DeepPy in -Realization of DeepPy inRealization of DeepPy inRealization of DeepPy in
<frank> 在 2024-10-11 上传 | 大小：17075200 | 下载：0

[VHDL编程] sva_lab

说明：SV验证例子 SV验证例子 -system verilog
<Jesse> 在 2024-10-11 上传 | 大小：1328128 | 下载：0

[VHDL编程] usb_test

说明：verilog通过CY7C68013A实现在xc6slx45下的usb2.0通讯-USB2.0 COMMUNICATION BY CY7C6801 UNDER XC6SLX45
<black_hawk> 在 2024-10-11 上传 | 大小：553984 | 下载：0

[VHDL编程] vhdl__example_fza.ir

说明：useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop-useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop...
<mahdi> 在 2024-10-11 上传 | 大小：22528 | 下载：0

[VHDL编程] ov5640

说明：fpga控制CMOS相机ov5640采集图像，包括相机配置，ddr缓存，vga显示三个模块。直接可用-fpga control CMOS camera ov5640 capture images, including camera configuration, ddr cache, vga three display modules. Directly available
<高文> 在 2024-10-11 上传 | 大小：14336 | 下载：0

[VHDL编程] A-novel-approach-to-realize-Built-in-self-test(BI

说明：A novel approach to realize Built-in-self-test(BIST)
<Yagni> 在 2024-10-11 上传 | 大小：3072 | 下载：0

[VHDL编程] image_scaling

说明：Image scaling using verilog
<Yagni> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] softerror

说明：A Low-Cost, Systematic Methodology for Soft Error
<Yagni> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] DAC

说明：信号源，数字信号转化为模拟信号输出，可以在外部设备显示-The digital signal is converted into analog signal output, and can be displayed on the external device.
<ydj> 在 2024-10-11 上传 | 大小：6884352 | 下载：0