[VHDL编程] image_scaling

说明：Image scaling using verilog
<Yagni> 在 2025-05-01 上传 | 大小：2kb | 下载：0

[VHDL编程] softerror

说明：A Low-Cost, Systematic Methodology for Soft Error
<Yagni> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC

说明：信号源，数字信号转化为模拟信号输出，可以在外部设备显示-The digital signal is converted into analog signal output, and can be displayed on the external device.
<ydj> 在 2025-05-01 上传 | 大小：6.57mb | 下载：0

[VHDL编程] 4M4ppm

说明：以前用verilog做的 4ppm编码，红外通信的编码解码，串口速度4Mbit每秒-Previously used verilog to do 4ppm encoding, infrared communication codec, serial speed 4Mbit per second
<cc> 在 2025-05-01 上传 | 大小：7.92mb | 下载：0

[VHDL编程] CCIR656-encoder

说明：a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the resulting waveform-a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the re
<kevin> 在 2025-05-01 上传 | 大小：57kb | 下载：0

[VHDL编程] FFT

说明：基于FPGA的1024点fft实现VEILOG-1024 point fft based fpga
<陈安> 在 2025-05-01 上传 | 大小：35kb | 下载：0

[VHDL编程] cpu

说明：一个简单实现的cpu,采用vhdl编写，适合学生学习-a simple cpu
<梁武恒庆> 在 2025-05-01 上传 | 大小：1.69mb | 下载：0

[VHDL编程] 115200

说明：一个可以用于工程的115200的串口程序，内含fifo，可以实现字符串的发送和接收-A can be used for engineering 115200 serial procedures, including fifo, can be achieved in the transmission and reception of the string
<马博城> 在 2025-05-01 上传 | 大小：6.6mb | 下载：0

[VHDL编程] verilog

说明：《数字信号处理的FPGA实现（第三版）》作者：U.Meyer-Baese 的配套源码，基于quartus9.0编写，使用的cyclone ii。其中包含FIR IIR FFT等算法的实现，对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on quartus9
<马博城> 在 2025-05-01 上传 | 大小：408kb | 下载：0

[VHDL编程] vhdl

说明：《数字信号处理的FPGA实现（第三版）》作者：U.Meyer-Baese 的配套源码，基于quartus9.0用VHDL编写，使用的cyclone ii。其中包含FIR IIR FFT等算法的实现，对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on qua
<马博城> 在 2025-05-01 上传 | 大小：388kb | 下载：0

[VHDL编程] AD4360config

说明：此代码是ADI公司的锁相频率合成芯片ADF4360配置程序，采用Verilog HDL语言编程，并且经过实验验证。-This code is ADI PLL frequency synthesizer chip ADF4360 configuration procedures, using Verilog HDL language programming, and after experimental verification.
<蒋相> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] Lab1

说明：Solution Lab1_Part1 FPGA
<nguyenlean> 在 2025-05-01 上传 | 大小：2.67mb | 下载：0