[VHDL编程] alu3

说明：用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作-Using Verilog language, an 8-bit ALU, to be completed by byte+,- And, or, non-operating
<徐芬> 在 2025-01-16 上传 | 大小：199kb | 下载：0

[VHDL编程] alu-div

说明：用verilog HDL代码编写的快速除法器，比较有用
<徐芬> 在 2025-01-16 上传 | 大小：15kb | 下载：0

[VHDL编程] dianti

说明：电梯控制器的源代码,要的快下快下快下快下-Elevator controller source code, to the soon soon soon soon
<> 在 2025-01-16 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl_180

说明：vhdl 许多例子可供学学习,大家可以多多下载-VHDL many examples for school learning, everyone can be a lot to download
<111> 在 2025-01-16 上传 | 大小：110kb | 下载：0

[VHDL编程] fft

说明：fft源代码，希望对大家有用，谢谢 fft源代码，希望对大家有用，-fft source code, in the hope that useful to everybody, thank you fft source code, in the hope that useful to everybody,
<111> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 61EDA_C45VHDL100

说明：vhdl100例子 vhdl100例子 -vhdl100 example vhdl100 example example vhdl100
<111> 在 2025-01-16 上传 | 大小：228kb | 下载：0

[VHDL编程] complex

说明：时钟，信号灯verilog for FPGA -Clock signal verilog for FPGA
<zhaog gang> 在 2025-01-16 上传 | 大小：3.42mb | 下载：0

[VHDL编程] VHDL_CXSL

说明：VHDL多个有用的实例集如键盘扫描，频率计等VHDL源代码-VHDL example of a number of useful sets such as keyboard scanning, frequency meter, such as VHDL source code
<赖滨> 在 2025-01-16 上传 | 大小：2.84mb | 下载：0

[VHDL编程] weifenqi

说明：微分器：利用数字锁相环进行位同步信号提取的关键模块-Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules
<邓代竹> 在 2025-01-16 上传 | 大小：123kb | 下载：0

[VHDL编程] jiyuFPGAdejiqirenshipinjianshixitong

说明：基于FPGA的机器人视频监视系统，内有各种详尽的资料，绝对准确可靠！-FPGA-based robot video surveillance systems, which have a variety of detailed information, absolutely accurate and reliable!
<殷彦伟> 在 2025-01-16 上传 | 大小：4.25mb | 下载：0

[VHDL编程] Y488941

说明：基于VHDL高级综合的水下航行器自控系统集成设计研究，资料详尽，有全套源码，绝对真实！-VHDL-based high-level integrated-controlled underwater vehicle systems integration design study, detailed information, have a full set of source code is absolutely true!
<殷彦伟> 在 2025-01-16 上传 | 大小：6.9mb | 下载：0

[VHDL编程] Y312448

说明：基于VHDL的SDH专用芯片的TOP-DOWN设计， 内有全套源码以及图片，内容详尽，绝对真实可靠！-VHDL based on the SDH ASIC Design TOP-DOWN, which has a full set of source code, as well as pictures, and detailed, reliable and absolutely true!
<殷彦伟> 在 2025-01-16 上传 | 大小：2.49mb | 下载：0