[VHDL编程] crc5

说明：CRC 5 encription and decription module. Operates with serial input data, CRC output is 5bits register. If you decoding CRC the input is valid when output is set to 00000 .-CRC 5 encription and decription module. Operates
<harvanek> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC

说明：CRC校验码，实现了求得3bit信息序列的CRC校验码，生成多项式取g(x)=X^3+X+1,对应的生成序列为1011.-CRC is to achieve the sequence information obtained 3bit the CRC generator polynomials take g (x) = X ^ 3+ X+ 1, corresponding to generate a sequence of 1011.
<WQ> 在 2024-11-15 上传 | 大小：4.05mb | 下载：0

[VHDL编程] 07_number_mod

说明：verilog语言设计的2位数码管驱动。在Quarus11.0下编译成功，并在黑金开发板上测试OK-2 digital verilog language design tube drive. In Quarus11.0 compiler success, and OK in the test development board black gold
<hmyang2006> 在 2024-11-15 上传 | 大小：5.62mb | 下载：0

[VHDL编程] vga_driver

说明：verilog语言设计的VGA驱动。在Quarus11.0下编译成功，并在Altera cyclone4开发板上测试OK-verilog language design VGA driver. In Quartus11.0 successfully compiled and Altera cyclone4 development board test OK
<hmyang2006> 在 2024-11-15 上传 | 大小：27.38mb | 下载：0

[VHDL编程] sha1

说明：利用verilog语言实现了SHA-1机密算法，具体算法与加密芯片ds28e01一致。-Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.
<谭清莉> 在 2024-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] DS28E01

说明：用verilog语言实现加密芯片DS28E01的调用操作命令。-Using Verilog language to achieve the encryption chip DS28E01 call operation commands.
<谭清莉> 在 2024-11-15 上传 | 大小：4kb | 下载：0

[VHDL编程] DS28E01_final

说明：基于SHA-1算法和DS28E01加密芯片的FPGA系统设计，该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序，包含仿真调试界面。-Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。
<谭清莉> 在 2024-11-15 上传 | 大小：6.41mb | 下载：0

[VHDL编程] VGA_CPLD

说明：基于CPLD的VGA显示设计，利用quarter软件完成功能。-VGA display based on the CPLD design, the use of quarter software to complete the function.
<谭清莉> 在 2024-11-15 上传 | 大小：351kb | 下载：0

[VHDL编程] three_rs_255_n

说明：Its about Reed Solomon Decoder , in VHDL langauage
<rohit> 在 2024-11-15 上传 | 大小：1.27mb | 下载：0

[VHDL编程] package_crc32

说明：使用VHDL语言实现crc32校验算法的程序包，其中的数据长度是32位-a package to describe crc32 based 32bits data
<小猫> 在 2024-11-15 上传 | 大小：2kb | 下载：0

[VHDL编程] async_to_sync_reset

说明：async reset to sync reset
<ben2681990> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] PL_MPSK

说明：基于FPGA的QPSK调制解调电路设计与实现-QPSK modulation and demodulation circuit of FPGA Design and Implementation
<王楚童> 在 2024-11-15 上传 | 大小：229kb | 下载：0