[VHDL编程] keshengsheji

说明：基于altera公司的cycloneIII的课程设计，主要功能是选手抢答，有倒计时功能，一名选手抢答后其他人无法抢答，倒计时同时停止，若没人抢答，则倒计时归位。-altera company cycloneIII curriculum design based on main function is to answer the players, there is a countdown, after a player who was u
<刘咯> 在 2024-11-16 上传 | 大小：1.45mb | 下载：0

[VHDL编程] mux4_to_1

说明：this files in quartus2 are 4 to 1 mux
<woo> 在 2024-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] audio_test

说明：FPGA WM8731 CODEC 录音放音demo-FPGA WM8731 CODEC record & play demo
<徐凡> 在 2024-11-16 上传 | 大小：12.87mb | 下载：0

[VHDL编程] DDS

说明：DDS,一项关键的数字化技术，全数字化实现、便于集成、体积小、重量轻。-DDS，A key digital technology, all-digital implementation, ease of integration, small size and light weight.
<姜凌珂> 在 2024-11-16 上传 | 大小：40kb | 下载：0

[VHDL编程] rx_uart

说明：rx_uart。uart是通用异步收发传输器，是电脑硬件的一部分。-rx_uart.uart is a universal asynchronous receiver transmitter, is part of the computer hardware.
<姜凌珂> 在 2024-11-16 上传 | 大小：3.33mb | 下载：0

[VHDL编程] fulladd

说明：this files in Quartus2 are fulladder
<woo> 在 2024-11-16 上传 | 大小：149kb | 下载：0

[VHDL编程] decoder_7_SEG_1

说明：this files in Quartus 2 are decoder
<woo> 在 2024-11-16 上传 | 大小：115kb | 下载：0

[VHDL编程] keypad_7segdis

说明：this files in Quartus 2 are KEYPAD
<woo> 在 2024-11-16 上传 | 大小：16kb | 下载：0

[VHDL编程] ALU_2016

说明：this files in Quartus 2 are ALU
<woo> 在 2024-11-16 上传 | 大小：6kb | 下载：0

[VHDL编程] I2C-Master

说明：I2C Master for Metis to setup MCP4661
<yupo> 在 2024-11-16 上传 | 大小：3kb | 下载：0

[VHDL编程] MUX_ise12migration

说明：mux for fpga vhdl code-mux for fpga vhdl code
<fifi> 在 2024-11-16 上传 | 大小：46kb | 下载：0

[VHDL编程] qpsk-modulation--achieved-by-Verilog

说明：qpsk的调制解调的Verilog实现,用Verilog语言来编写实现qpsk调制的实现，已经经过仿真通过。-qpsk modem s Verilog implementation using Verilog language to write achieve qpsk modulation implementation has passed through simulation.
<daruili> 在 2024-11-16 上传 | 大小：4kb | 下载：0