[VHDL编程] SPWM-pulse-control-program

说明：fpga程序，用于逆变器的SPWM控制，有保护程序，包括脉冲闭锁保护，有注释，非常好用-fpga program for PWM inverter control, there are savers, including pulse lockout protection, notes, very easy to use
<韩季晨> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] DDS_hzh

说明：基于FPGA实现的DDS信号发生器，能产生正弦波、方波、锯齿波三种波形。-FPGA-based realization of DDS signal generator can produce sine, square, ramp three waveforms.
<wangjiali> 在 2025-01-19 上传 | 大小：77kb | 下载：0

[VHDL编程] sd_ctrl

说明：Verilog写的基于FPGA的SD卡的读写程序，能够读出SD卡中存储的数据-Write Verilog FPGA-based SD card reader program, it is possible to read out the data stored in the SD card
<wangjiali> 在 2025-01-19 上传 | 大小：1.58mb | 下载：0

[VHDL编程] DDDDDDDDDSSS

说明：FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已验证）Quartus工程文件-FPGA realization DDS sine, square, triangle wave generator Verilog program (verified) Quartus Project Files
<wangjiali> 在 2025-01-19 上传 | 大小：2.71mb | 下载：0

[VHDL编程] tugedafinal

说明：使用Verilog HDL语言写的关于实现对ADC、MDC控制的程序，个人使用Quartus 7.2,在上面进行过仿真，暂时还没有发现问题-Using Verilog HDL language written on the realization of the ADC, MDC control procedures, personal use Quartus 7.2, in the above simulation carried ou
<wangjiali> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ML605_LED

说明：ML605_LED 用Verilog HDL编写的LED闪烁的程序，很简单-ML605 LCD Verilog HDL prepared with flashing LED program, very simple
<wangjiali> 在 2025-01-19 上传 | 大小：2.01mb | 下载：0

[VHDL编程] clock1

说明：数字钟FPGA,时，分，秒，8位数码管，-digital clock
<瑞瑞> 在 2025-01-19 上传 | 大小：514kb | 下载：0

[VHDL编程] Top_MIL_1553B

说明：This the project, which implements MIL_1553 protocol.-This is the project, which implements MIL_1553 protocol.
<Alex > 在 2025-01-19 上传 | 大小：3kb | 下载：0

[VHDL编程] fpga

说明：用FPGA实现的多功能数字钟时，可以定闹钟，校对时间。-When implemented in an FPGA multifunction digital clock, you can set the alarm, set the time.
<zhang> 在 2025-01-19 上传 | 大小：13.19mb | 下载：0

[VHDL编程] vga_1

说明：DE2开发板VGA显示,将图片通过VGA输出显示-DE2 Development and Education Board VGA display
<> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] Code-speed-adjustment-circuit

说明：基于同步的数字 复接系统, 即输入的数据码流速率相同。若各 支路 的数 据码 流速 率不 同, 则 不能 直接 进行 复接, 因为复接合成后的数字信 号流, 在 接收端是无法分接恢复成原来的信号的, 为此在复接 前要使各支路数码率同步, 我们可以在设计的同步数字复接系 统前方加一码速调整单元, 以调整各支路的速码率使其同步, 并在分接 后再经过码速调整恢复为原来的速率。 -Based on the synchronous digit
<谢政龙> 在 2025-01-19 上传 | 大小：681kb | 下载：0

[VHDL编程] kbd_uart

说明：利用FPGA设计的基于UART接口的键盘控制电路，可以实现键盘控制的部分功能-The use of UART interface keyboard control circuit design based on FPGA, can realize some functions of keyboard control
<Hunter> 在 2025-01-19 上传 | 大小：93kb | 下载：0