文件名称:tugedafinal
介绍说明--下载内容均来自于网络,请自行研究使用
使用Verilog HDL语言写的关于实现对ADC、MDC控制的程序,个人使用Quartus 7.2,在上面进行过仿真,暂时还没有发现问题-Using Verilog HDL language written on the realization of the ADC, MDC control procedures, personal use Quartus 7.2, in the above simulation carried out have had no problems found
(系统自动生成,下载前可以参看下载内容)
下载文件列表
tugedafinal.txt