资源列表

« 1 2 ... .65 .66 .67 .68 .69 3870.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程ex3_johnson

说明:所谓 Johnson 计数器, 其实说白了无非就是复杂一点的流水灯实验。 流水灯加上了按键控制,流水灯的开启关闭和变化方向在按键的控制下进行。本实例是带停止控制的双向4bit Johnson 计数器,可以通过 LED 灯直观的在学习板上进行演示。-The so-called Johnson counters, in fact, plainly nothing more than a little water lamp complex e
<贺亚晨> 在 2025-01-19 上传 | 大小:136kb | 下载:0

[VHDL编程ex4_seg7

说明:7 段数码管( 不算小数点) 的原理也很简单, 它无非是由 7 个发光二极管组成。 这 7 个发光二极管有一个公共端, 必须接GND( 共阴极数码管) 或者接 VCC( 共阳极数码管)。 对7 个二极管的另一端进行控制, 相应的就能控制他们的亮暗。 不同的亮暗组合就产生了数字0-9 的显示效果。-7-segment (not counting the decimal point) is also very simple principl
<贺亚晨> 在 2025-01-19 上传 | 大小:143kb | 下载:0

[VHDL编程ex5_mux

说明:乘法器是众多数字系统中的基本模块。 从原理上说它属于组合逻辑范畴;但从工程实际设计上来说,它往往会利用时序逻辑设计的方法来实现,属于时序逻辑的范畴。通过这个实验使大家能够掌握利用 FPGA/CPLD 设计乘法器的思想,并且能够将我们设计的乘法器应用到实际工程中。 -The multiplier is the number of a digital system in the basic module. From the principl
<贺亚晨> 在 2025-01-19 上传 | 大小:425kb | 下载:0

[VHDL编程askisi

说明:Simple vhdl code example
<Avgeris Thanasis> 在 2025-01-19 上传 | 大小:3kb | 下载:0

[VHDL编程tanchishe

说明:VHDL实现的贪吃蛇,碰到自己身体或规定范围壁障游戏结束,每吃3个点身体长度加1-VHDL Snake
<ken> 在 2025-01-19 上传 | 大小:3kb | 下载:0

[VHDL编程DS18B20

说明:DS18B20的FPGA驱动程序,DS18B20的FPGA驱动程序。-the driver of DS18B20.
<田春东> 在 2025-01-19 上传 | 大小:210kb | 下载:0

[VHDL编程add

说明:硬件描叙语言实现一个加法器,开发环境使用的是libreo,用的是Verilog语言-Hardware descr iption language to realize an adder, development environment using the libreo, with Verilog language
<刘锋> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程yinpin_display0925

说明:实现音频的I2S通信,音频柱的显示,及其噪声的处理等功能-Realization of audio I2S communications, audio column display, and its noise processing, and other functions
<sun> 在 2025-01-19 上传 | 大小:7.23mb | 下载:0

[VHDL编程median5x1

说明:一个自己写的5x1中值滤波算法,可以直接使用.-It is 5x1 median filter arithmetic.
<梁雄> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程uart

说明:串口功能的硬件调试,串口功能,VHDL语言-A serial port function hardware debugging, serial port function, VHDL language
<lzx> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程XianShiRiQi(weizhun)

说明:数码管显示日期,用verilog语言书写,8个数码管可循环左移-Digital tube display the date, written in verilog language, eight digital tube can be cyclic shift to the left
<lzx> 在 2025-01-19 上传 | 大小:3kb | 下载:0

[VHDL编程TOP

说明:IFFT快速傅里叶逆变换的FPGA实现,IFFT的实现-IFFT fast Fourier inverse transformation of the FPGA implementation
<lzx> 在 2025-01-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 3870.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org