[VHDL编程] master_bla

说明：master bla altera quartus II version 15
<wira> 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] altdq_dqs2

说明：altera ip a ltera ip-altera ip altera ip altera ip
<wira> 在 2024-11-17 上传 | 大小：2.15mb | 下载：0

[VHDL编程] alt_xaui

说明：altera ip a ltera ip-altera ip altera ip altera ip
<wira> 在 2024-11-17 上传 | 大小：6.13mb | 下载：0

[VHDL编程] DTSM

说明：在开发板上可以实现从00到59的计数，相当于一个60进制的计数器，里面包括了将脉冲分频的代码编写-In the development board can be achieved 00 to 59 counts, the equivalent of a 60 hexadecimal counter, which includes the pulse frequency of the code
<张宇晴> 在 2024-11-17 上传 | 大小：4kb | 下载：0

[VHDL编程] descore_latest.tar

说明：VHDL implementation of the classic DES block cipher (interactive architecture)
<hj> 在 2024-11-17 上传 | 大小：6kb | 下载：0

[VHDL编程] pwm_latest.tar

说明：pulse width modulator, work as one PWM or one timer. 16 bit main counter
<hj> 在 2024-11-17 上传 | 大小：125kb | 下载：0

[VHDL编程] scalable_arbiter_latest.tar

说明：a scalable synchronous round-robin arbiter. The arbiter is designed to run at reasonable clock speed with up to hundreds of request lines, and it grants in just a few clock cycles.
<hj> 在 2024-11-17 上传 | 大小：52kb | 下载：0

[VHDL编程] statled_latest.tar

说明：a simple module to get the most of your on board heartbeat LED change or add more sequences easily in parameters file
<hj> 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] vhd2vl-2.4.tar

说明：convert VHDL files to Verilog files
<hj> 在 2024-11-17 上传 | 大小：44kb | 下载：0

[VHDL编程] verilog

说明：数字信号处理的FPGA实现(第3版) verilog源码-FPGA digital signal processing (3rd Edition) verilog source
<198996> 在 2024-11-17 上传 | 大小：557kb | 下载：0

[VHDL编程] VGA_Qin

说明：VGA实验中，根据要求，动态显示图片，图片的动态效果是触及屏幕反弹 -VGA experiment, according to the requirements, dynamic display picture, dynamic picture of the effect of the screen is touched rebound
<钱学森> 在 2024-11-17 上传 | 大小：9.9mb | 下载：0

[VHDL编程] Xilinx_example

说明：xilinx 多核嵌入式系统设计的配套光盘源代码-Xilinx multi-core embedded system design form a complete set of CD source code
<张鹏> 在 2024-11-17 上传 | 大小：19.83mb | 下载：0