[VHDL编程] DE2_VGA3

说明：The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the c
<Donghua Gu> 在 2024-10-13 上传 | 大小：1275904 | 下载：0

[VHDL编程] testbench

说明：这是讲述如何编写testbench的，我认为很经典的。值得一看-This is how to prepare Testbench, I think is very classic. Worth a visit
<黄伟> 在 2024-10-13 上传 | 大小：98304 | 下载：0

[VHDL编程] veriloghdl

说明：关于vhdl很好的一个课件，希望对大家有用-On a VHDL good courseware, in the hope that useful
<王波> 在 2024-10-13 上传 | 大小：4178944 | 下载：0

[VHDL编程] Digital_signal_processing_with_FPGA

说明：个人觉得对C的学习者有很大的帮助，是我收藏的经典之作，希望对大家有所帮助-Personally feel that for C learners be very helpful to my collection of classic, I hope all of you to help
<van_adams> 在 2024-10-13 上传 | 大小：7065600 | 下载：0

[VHDL编程] EBCode21

说明：功能很强大！！！希望大叫多多指教，共同进步，一块发展-Function is very powerful! ! ! Hope that the exhibitions shouting and common progress, a development
<liu> 在 2024-10-13 上传 | 大小：58368 | 下载：0

[VHDL编程] digitalclock.vhd

说明：实现电子钟的功能，使用VHDL编程语言，调试已经通过-Electronic clock function, the use of VHDL programming language, debugging has been passed
<carsu> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] clock

说明：XLINX做的数字钟，可以准确计时的。 用计数器和触发器实现。-XLINX do digital clock can be accurately timed. With counters and flip-flops to achieve.
<zhuning> 在 2024-10-13 上传 | 大小：1007616 | 下载：0

[VHDL编程] vhdl

说明：学习vhdl硬件描述语言的一些例子的原代码-VHDL hardware descr iption language to learn some examples of the original code
<dream> 在 2024-10-13 上传 | 大小：254976 | 下载：0

[VHDL编程] RAM

说明：双口RAM与PXI总线接口设计，包括接口控制。-Dual-port RAM with PXI bus interface design, including interface control.
<zwt> 在 2024-10-13 上传 | 大小：1216512 | 下载：0

[VHDL编程] zhiliu_dianji

说明：直流电机的VHDL源程序,经过编译和仿真.-DC motor VHDL source code, after compilation and simulation.
<何情> 在 2024-10-13 上传 | 大小：818176 | 下载：0

[VHDL编程] clk_8

说明：一个八分频的VHDL程序,经过编译和仿真.-An octant of the VHDL-frequency procedures, after the compiler and simulation.
<何情> 在 2024-10-13 上传 | 大小：144384 | 下载：0

[VHDL编程] adder1

说明：一个全加器的VHDL程序,经过编译和仿真.-A full adder of the VHDL program, after compiling and simulation.
<何情> 在 2024-10-13 上传 | 大小：152576 | 下载：0