[VHDL编程] nspwm

说明：用fpga生产SPWM波形稳定，输出频率占空比可调。
<jackoxiong> 在 2013-07-17 上传 | 大小：2.44mb | 下载：0

[VHDL编程] nspwm

说明：功能：产生SPWM波形，频率，占空比任意可调，输出波形稳定.-Function: generate SPWM waveform, frequency, duty cycle adjustable, the output waveform is stable.
<adrian> 在 2025-02-02 上传 | 大小：2.44mb | 下载：0

[VHDL编程] spwm2

说明：用fpga产生sPWM波形，输出波形稳定，占空比频率任意可调。-SPWM waveform generated by fpga, the output waveform is stable, adjustable duty cycle frequency.
<adrian> 在 2025-02-02 上传 | 大小：3.23mb | 下载：0

[VHDL编程] Music_Player

说明：基于Verilog的音乐播放器程序，在Modelsim6.5上仿真通过并可以在开发板上运行-Verilog-based music player program, in Modelsim6.5 through simulation and can be run on the development board
<朱恒> 在 2025-02-02 上传 | 大小：2.26mb | 下载：0

[VHDL编程] seven-segment-decoder

说明：简单的七段译码器的verilogDHL代码·虽然很简单 但是希望能到这学习到更多的东西-Simple seven-segment decoder verilogDHL code although very simple but hope to learn more things that
<tang> 在 2025-02-02 上传 | 大小：55kb | 下载：0

[VHDL编程] multisim

说明：多路复用器的verilog代码。可以实现简单的多路复用功能-Multiplexers verilog code. Can achieve a simple multiplexing function
<tang> 在 2025-02-02 上传 | 大小：88kb | 下载：0

[VHDL编程] Seven-voting-machines

说明：用verilog编写的七人表决器代码·可以实现七人表决超过四人就通过的功能-Written in verilog seven voting machine code can be achieved seven people to vote on the adoption of more than four functions
<tang> 在 2025-02-02 上传 | 大小：46kb | 下载：0

[VHDL编程] Three-eight-decoder

说明：可以实现三八译码器功能的verilog代码-Can achieve thirty-eight verilog code decoder function
<tang> 在 2025-02-02 上传 | 大小：53kb | 下载：0

[VHDL编程] Barrel-shifter

说明：用verilog编写的16位桶形移位器代码-Written in verilog code for 16-bit barrel shifter
<tang> 在 2025-02-02 上传 | 大小：76kb | 下载：0

[VHDL编程] vga

说明：在FPGA平台下，实现VGA的动态显示，包括横条、竖条、方格、动态图像（小球从斜坡上滚下来）。-In the FPGA platform, to achieve dynamic display VGA, including bars, bars, squares, dynamic image (small balls from rolling down the slope).
<马飞> 在 2025-02-02 上传 | 大小：19kb | 下载：0

[VHDL编程] traffic

说明：基于FPGA平台，用VHDL写了一个模拟十字路*通灯的程序。-FPGA-based platforms to write a simulation using VHDL crossroads traffic lights program.
<马飞> 在 2025-02-02 上传 | 大小：326kb | 下载：0

[VHDL编程] clock

说明：基于ＦＰＧＡ平台，通过数码管显示完成秒表的功能。通过按键，可实现从０到９９的正向计数或反向计数。-FPGA-based platform, through the digital display to complete the stopwatch function. Through the key, can be realized from 0 to 99 counts forward or reverse counting.
<马飞> 在 2025-02-02 上传 | 大小：14kb | 下载：0