[VHDL编程] stepper-motor-Verilog-control

说明：步进电机Verilog语言控制程序,简单实用-The stepper motor Verilog language control program, simple and practical
<王晓伟> 在 2025-02-04 上传 | 大小：389kb | 下载：0

[VHDL编程] Xilinx-ise-9.x-fpga-cpld

说明：《Xilinx ISE 9.X FPGA/CPLD设计指南》以FPGA/CPLD设计流程为主线，详细阐述了ISE集成开发环境的使用，并提供了多个示例进行说明。书中在介绍FPGA/CPLD概念和设计流程的基础上，依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等在ISE集成环境中的实现方法和技巧。《Xilinx ISE 9.X FPGA/CPLD设计指南》结合作者多年工作经验，立足于工程实践，选用大量典型实例，并配
<starcool> 在 2025-02-04 上传 | 大小：4.58mb | 下载：0

[VHDL编程] 120216311497

说明：IIC存储器的读写控制，实现AT24C02读写控制-IIC memory read and write control AT24C02 read and write control
<王磊> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] Altera-DE2-Board-)

说明：Altera DE2开发板的光盘资料，有代码、文档、手册，很全哦！-Altera DE2 development board CD-ROM, code, documentation, manuals, full-Oh!
<wangbo> 在 2025-02-04 上传 | 大小：16.28mb | 下载：0

[VHDL编程] Xilinx-Timing

说明：Xilinx FPGA 时序约束资料，原厂出品，经典不需要理由-Xilinx FPGA timing constraint information, original, classic no reason
<wangbo> 在 2025-02-04 上传 | 大小：2.22mb | 下载：0

[VHDL编程] shixusuccessful

说明：利用VHDL语言，对时分复用通信系统的仿真实现，包括序列产生到序列接收等部分。-Simulation time division multiplexing communication system
<齐伟利> 在 2025-02-04 上传 | 大小：574kb | 下载：0

[VHDL编程] DCO_ST

说明：单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
<刘超> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] MDIO

说明：网络PHY88E1111的 寄存器 通讯协议的 verilog描述 能实现 lookback 能读出PHY的资料-The register communication protocol Verilog descr iption of the network PHY88E1111 lookback can read the PHY data
<tianfuhe> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] DPLL_TEST

说明：单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
<刘超> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] gen_clk

说明：占空比可变的信号发生器 解释的好麻烦那 不知道怎么解释-A variable duty cycle signal generator
<刘超> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga_GRT

说明：PWM信号发生器，可进行频率调整带宽30M，可进行占空比调整精度0.02 -PWM signal generator, adjust the frequency bandwidth of 30M, 0.02 of the duty cycle can be adjusted accuracy
<曹亮亮> 在 2025-02-04 上传 | 大小：10.55mb | 下载：0

[VHDL编程] Golf_Test

说明：用verilog语言实现的高尔夫模拟机下位机检测，参数包括速度、仰角和偏角。-Verilog language golf simulator under-bit machine detection parameters include speed, elevation and declination.
<孙尚超> 在 2025-02-04 上传 | 大小：20.28mb | 下载：0