[VHDL编程] chengxu

说明：读取外部RAM的状态机 RAM接口OE，输出使能 WR，低电平写RAM AB【7：0】地址总线 DB【7：0】地址总线 //将RAM 0至127的数据读出并相加最后的结果存入地址254（低8位）255（高8位） -State machine reads the external RAM RAM interface OE Output Enable WR, low-level to write RA
<hehe> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] text_fir_lbq

说明：本人毕业论文中的一个模块，我FIR有限长滤波器，可以直接编译仿真下载。。实际测试可用-A module in my thesis, I finite length FIR filters can be directly compiled simulation download. . The actual test are available. .
<shao> 在 2025-02-04 上传 | 大小：2.39mb | 下载：0

[VHDL编程] weitebi_notes

说明：维特比译码 ，说明比较详细， 用于卷积的译码，很不错-Viterbi decoding, a more detailed descr iption
<王一凡> 在 2025-02-04 上传 | 大小：4kb | 下载：0

[VHDL编程] shuzishizong

说明：通过按键实现数字时钟的时间调节和 闹钟调节 -Digital clock alarm clock is adjustable
<小白菜> 在 2025-02-04 上传 | 大小：928kb | 下载：0

[VHDL编程] jiaotongdeng

说明：状态机实现十字路口的交通灯红黄绿 代码中用八位的led高三位灯分别表示a路口的红黄绿低三位表示b路口的红黄绿-State machine to achieve the crossroads of traffic lights red yellow and green code with eight high three LED lights denote a junction of red, yellow, and green the
<小白菜> 在 2025-02-04 上传 | 大小：427kb | 下载：0

[VHDL编程] one

说明：做数字频率计所需要的系数为6.5的分频器相关编程作为参考-Need to do the digital frequency meter factor of 6.5 as a reference divider programming
<汪璇> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] FFT_64points

说明：64点的 FFT verilog,它是串行计算的，工作频率不到100M，计算速率很高，里面的层次很清晰。-64-point FFT verilog serial computing, the operating frequency of less than 100M, the calculated rate is high, the level inside is very clear.
<陈佳华> 在 2025-02-04 上传 | 大小：38kb | 下载：0

[VHDL编程] Viterbi-verilog-codes

说明：viterbi的无线局域网802.11协议接收端重要的一步。该资料为viterbi的verilog代码，它占用的资源相对比较低，而性能又高。-the viterbi wireless LAN 802.11 receiving end the important step. The viterbi verilog code, it takes up resources is relatively low, and high perform
<陈佳华> 在 2025-02-04 上传 | 大小：145kb | 下载：0

[VHDL编程] wwj

说明：基于FPGA的VGA接口时序 分辨率 640*480 源代码-Based on the source code of the FPGA VGA interface timing resolution 640* 480
<> 在 2025-02-04 上传 | 大小：194kb | 下载：0

[VHDL编程] hdl

说明：该资料是HDL语言的入门资料，讲解了verilog语法，以及如何综合，布局布线，设置约束等。内容非常详细。-The data is the HDL language introductory information, explain the Verilog syntax, and how integrated placement and routing, set constraints. Very detailed.
<陈佳华> 在 2025-02-04 上传 | 大小：6.38mb | 下载：0

[VHDL编程] CD1_MT9V034C_DISPLAY_SAVE

说明：基于FPGA的CMOS图像传感器（MT9V034）显示并保存图像-FPGA-based CMOS image sensor (MT9V034) and save the image
<dixia> 在 2025-02-04 上传 | 大小：5.69mb | 下载：0

[VHDL编程] CD1_OV7725_DISPLAY_SAVE

说明：基于FPGA的CMOS图像传感器（OV7725）显示并保存图像-FPGA-based CMOS image sensor (OV7725) and save the image
<dixia> 在 2025-02-04 上传 | 大小：5.62mb | 下载：0