说明:一款用verilog 编写在经典时钟程序,很好用,和大家分享了-A verilog prepared in the classic clock program, easy to use, and to share with you! ! ! <*飞> 在 2025-02-04 上传
| 大小:371kb | 下载:0
说明:在Quartus软件中用Verilog HDL编写的D触发器的源代码-In the the Quartus software using the Verilog HDL prepared D flip-flop the source code <徐鑫> 在 2025-02-04 上传
| 大小:2kb | 下载:0
说明:在QuartusII软件中用Verilog HDL编写的关于分频器的源代码-With in QuartusII software written in Verilog HDL source code of the divider <徐鑫> 在 2025-02-04 上传
| 大小:2kb | 下载:0
说明:低通滤波器,基于eda使用vhdl语言实现数字滤波的功能-Low-pass filter, based on the the EDA use VHDL language digital filtering function <候金成> 在 2025-02-04 上传
| 大小:1kb | 下载:0